PCB
關(guān)注創(chuàng)建者：黃丹琪 創(chuàng)建時間：2015-07-02
PCB的視頻教程
PCB電磁兼容設計規(guī)則檢查與仿真驗證
適用人群：Layout工程師、硬件工程師、SI工程師、EMC工程師、測試工程師等相關(guān)人士 PCB電磁兼容設計規(guī)則檢查與仿真驗證【已結(jié)束】 直播時間：2020-01-08 20:00 電子產(chǎn)品的PCB設計，是決定其EMC性能表現(xiàn)優(yōu)劣的關(guān)鍵因素之一。
免費 1小時23分鐘 635播放
查看
PCB/封裝建模：增強單元進一步提高電子產(chǎn)品結(jié)構(gòu)可靠性仿真精度
在電子產(chǎn)品仿真中，PCB/封裝結(jié)構(gòu)的建模準確性一直是影響仿真速度和精度的關(guān)鍵因素。Ansys 一直致力于該功能研發(fā)，例如Trace mapping局部材料等效方法，可以快速高效地對PCB/封裝結(jié)構(gòu)進行等效建模。而Ansys 增強單元則進一步提升PCB/封裝結(jié)構(gòu)建模的準確性，從而提高電子產(chǎn)品結(jié)構(gòu)可靠性仿真精度。 講師簡介： 徐志敏 Ansys結(jié)構(gòu)高級應用工程師。
免費 48分鐘 442播放
查看
PCB的實例教程
在現(xiàn)代半導體供應鏈中，存在著諸如集成電路（IC）和印刷電路板（PCB）等假冒產(chǎn)品，嚴重危害了電子系統(tǒng)的安全性和可靠性，也造成了供應商利潤和聲譽的損失。現(xiàn)有的大多數(shù)研究論文都是單獨防止或檢測假冒IC和PCB基板，而不進行PCB整體測試，通常需要外部設備的協(xié)助。
在本文中，提出了一種新的基于環(huán)形振蕩器的PCB認證（ROPA）方法來檢測供應鏈中的假冒PCB，該方法利用基于PCB跟蹤的環(huán)形振蕩器（PTRO）和一種新的PCB特征提取方法。通過將PCB切換到不同的加載模式，特征可以反映PCB軌跡和整體阻抗中的工藝變化。ROPA可以獨立于外部設備提供IC和PCB認證，并允許用戶進行遠程認證。ROPA結(jié)構(gòu)在多個基準上實施時，顯示出有利的面積（平均0.301%）和功率（平均0.355%）開銷。然后，在一組真實和假冒FPGA開發(fā)板上實現(xiàn)ROPA，以驗證假冒檢測的有效性。結(jié)果表明，所提出的方法在檢測篡改多氯聯(lián)苯方面具有96.7%的置信度，在檢測過度生產(chǎn)、回收和
克 隆多氯聯(lián)苯方面具有100%的置信度。
本文綜述了一種由pcb跡線、互補金屬氧化物半導體(Cmos)基門和inpu.view組成的基于pcb跡的環(huán)形振蕩器(Ptro)。
第一節(jié)威脅模型和目標
在最終用戶使用所制造的PCB之前，涉及到許多不受信任的方，如系統(tǒng)集成商、分銷商等，如圖1
圖1
威脅模型分布在供應鏈的不同階段。
展開 3、實時DRC檢查，即時反饋：
UniVista Archer PCB的實時DRC檢查功能，能夠在設計師進行布線、鋪銅等操作時即時反饋設計違規(guī)信息，幫助設計師快速定位并修正問題，提高設計效率和質(zhì)量。
精確多樣的數(shù)據(jù)交換：無縫對接設計與制造
在PCB設計的全生命周期中，數(shù)據(jù)的準確交換是實現(xiàn)設計與制造無縫對接的關(guān)鍵。UniVista Archer PCB提供了豐富多樣的數(shù)據(jù)交換格式，確保設計數(shù)據(jù)在不同環(huán)節(jié)之間的準確傳遞。
1、輸入輸出DXF文件，兼容性強：
DXF文件作為CAD軟件間的通用交換格式，UniVista Archer PCB支持其輸入輸出，方便設計師與其他軟件進行數(shù)據(jù)交互。
2、輸出IDF文件，滿足封裝需求：
IDF文件是集成電路封裝設計的重要文件格式。UniVista Archer PCB能夠直接輸出IDF文件，為后續(xù)的封裝設計提供準確的數(shù)據(jù)支持。
3、ODB++和IPC-2581格式支持，提升制造精度：
ODB++和IPC-2581是PCB制造行業(yè)廣泛采用的數(shù)據(jù)格式，UniVista Archer PCB支持這兩種格式的輸出，確保設計數(shù)據(jù)在制造過程中的準確性和一致性。
準確的經(jīng)過驗證的生產(chǎn)數(shù)據(jù)輸出：忠于設計的制造
將設計轉(zhuǎn)化為實際產(chǎn)品，是PCB設計的最終目的。UniVista Archer PCB通過準確的生產(chǎn)數(shù)據(jù)輸出功能，確保設計意圖在制造過程中得到忠實體現(xiàn)。
1、忠于設計的光繪數(shù)據(jù)輸出：
光繪數(shù)據(jù)是PCB制造的關(guān)鍵輸入。UniVista Archer PCB能夠生成精確的光繪數(shù)據(jù)，包括銅皮、走線、阻焊層等所有設計要素，確保制造出的PCB與設計圖紙完全一致。
2、打孔數(shù)據(jù)輸出，精準定位：
打孔是PCB制造中的重要環(huán)節(jié)。
展開 作為一位從事PCB設計工作多年的PCB工程師，長時間的畫板工作時常讓人感到頭禿。這種令人困擾的壓力，既不是源于對板子的設計要求，也不是受限于不同產(chǎn)品結(jié)構(gòu)之間的兼容，真正讓我煩惱的，是一個對于許多工程師們都會忽略的問題——PCB DFM，也就是PCB的可制造性分析檢查。
01
PCB DFM問題出在哪？
板子的整體構(gòu)造是否符合生產(chǎn)要求、能否滿足板廠的批量生產(chǎn)條件、生產(chǎn)成本能不能滿足項目預算等等。這些問題對于大部分工程師都是滿頭問號，在板子的設計時基本沒有考慮這方面的問題。面對工廠板廠反饋回來的【EQ詢問】，也是胡亂回復一通，最終導致板子的成品報廢無法使用，最后自然就要工程師自己背鍋。
之所以說工程師們是背鍋的，主要是因為這類問題，其實在整個PCB行業(yè)都是常態(tài)了。大部分的PCB設計研發(fā)公司都沒有設置DFM流程，而工程師對這類問題本身也搞不懂，僅僅因為是對接板廠的最后一公里，就成了專業(yè)背鍋俠。
展開 PCB能不能以銳角走線
PCB能不能以銳角走線，答案是否定的，先不管以銳角走線會不會對高速信號傳輸線造成負面影響，單從PCB DFM方面，就應該避免出現(xiàn)銳角走線的情形。
因為在PCB導線相交形成銳角處，會造成一種叫酸角“acid traps”的問題，在pcb制板過程中，在pcb線路蝕刻環(huán)節(jié)，在“acid traps”處會造成pcb線路腐蝕過度，帶來pcb線路虛斷的問題。雖然，我們可以借助CAM 350 進行DFF Audit自動檢測出“acid traps”潛在問題，避免在PCB在制造產(chǎn)生時產(chǎn)生加工瓶頸，如果PCB板廠工藝人員檢測到有酸角(acid trap)存在，他們將簡單地貼一塊銅到這個縫隙中，很多板廠的工程人員他們其實并不懂layout的，他們只是從PCB工程加工的角度進行了修復酸角(acid trap)的問題，但這種修復會不會帶來進一步的信號完整性問題便不得而知了，所以我們在layout是就應該從源頭去盡量避免產(chǎn)生酸角(acid trap)。
怎樣避免拉線時出現(xiàn)銳角，造成acid trap DFM 問題？現(xiàn)代的EDA設計軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線選項，我們在layout走線是，靈活運用這些輔助選項，可以極大的避免我們在layout時產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象。
展開 PCB設計中關(guān)乎于生產(chǎn)方面的細節(jié)
1、金手指的開窗細節(jié)：對于金手指相信大家都有了解過的，在設計過程中，一定需要注意金手指開窗的這個小細節(jié)，金手指區(qū)域一定需要全部開窗，有些設計師在做封裝的時候就會把開窗區(qū)域添加上，以防止后面在PCB里面忘記添加。當然也會有一些粗心大意的工程師就會忘記這一小細節(jié)，導致在后期PCB在生產(chǎn)出來之后產(chǎn)品的性能與使用壽命大大折扣。
其中在PCB里面開窗的處理方法：在金手指相對應的阻焊層區(qū)域進行開窗區(qū)域的繪制，可以用銅皮繪制，也可以用2D線繪制。
金手指開窗的作用：金手指開窗指的是其器件焊盤與焊盤之間不上綠油，以避免長期拔插而導致綠油的脫落，從而影響產(chǎn)品的性能和品質(zhì)。
器件焊盤立碑現(xiàn)象：這個細節(jié)牽扯到PCB封裝設計，跟之前給大家介紹的焊盤出線方式也是有一點點聯(lián)系的。PCB封裝對于PCB設計也是非常重要的，封裝在PCB板上是器件實物的映射，所以在設計封裝的時候一定要注意焊盤設計應嚴格保持對稱性，設計的尺寸與實際的尺寸不能相差太大。
例如電阻電容封裝，倆邊的焊盤需要保持對稱、尺寸一致，以保證焊料熔融時，元器件上面所有焊點的表面張力能保持平衡，已形成理想的焊點。焊盤不對稱，回流焊時，焊盤較大的一端焊料達不到應有的熔融潤濕效果而造成導致器件偏移、立碑這種現(xiàn)象。
展開 
PCB的相關(guān)專題、標簽、搜索
PCB的最新內(nèi)容
Ansys Mechanical具有多種封裝PCB建模方案和大量封裝PCB結(jié)構(gòu)可靠性仿真案例。 本次演講將介紹Ansys Mechanical多種封裝PCB建模方法和基本原理，并從PCB封裝制造和使用階段可靠性出發(fā)，介紹客戶相關(guān)使用經(jīng)驗。
?【2024年一等獎】王甜 | 中興通訊股份有限公司，基于PoF的可靠性壽命仿真技術(shù)應用實踐：使用Ansys 失效物理分析軟件Sherlock分析ZTE基站產(chǎn)品焊點溫循，很好地指導了電子元器件焊點壽命分析，并能在開發(fā)早期識別PCB設計痛點，代替實物試驗降本提效，填補行業(yè)技術(shù)空白。
Ansys Mechanical具有多種封裝PCB建模方案和大量封裝PCB結(jié)構(gòu)可靠性仿真案例。 本次演講將介紹Ansys Mechanical多種封裝PCB建模方法和基本原理，并從PCB封裝制造和使用階段可靠性出發(fā)，介紹客戶相關(guān)使用經(jīng)驗。
PCB
印度市場預期：
預計到2025年，印度的電子硬件制造業(yè)將達到1850億美元，全球?qū)⒃黾?4.1%，達到3900億美元；印度的半導體設計業(yè)（VLSI、硬件/板類、嵌入軟件）將達到480億美元，提供790,000個就業(yè)機會。
基于SEM與EDS表征的化學鍍鎳/金(ENIG)PCB焊盤失效分析
材料卡片的作用與擬合過程解析
碳纖維復合材料浸漬成型工藝優(yōu)化、流變控制與性能表征方案
通信與連接?
：光模塊與光通信、
PCB 與連接器
。
?
1、【PCB LAYOUT的線路和電路板工藝】
電子工程師在對電路板進行LAYOUT的時候，驅(qū)動鈦絲的供電線路寬度，需要滿足驅(qū)動鈦絲的足夠電流；在無法滿足足夠電流寬度的線路的情況下，可以在PCB板下單的時候，增加外層銅厚，例如：常規(guī)是1盎司，也可以選擇2盎司；再或者把線增加助焊層鍍鎳處理。
6月10日，Ansys將在深圳舉辦線下研討會——破局高速PCB制造瓶頸：Ansys多物理場與AI驅(qū)動設計與制造創(chuàng)新，將圍繞工廠加工制造過程中的信號完整性、熱設計、電磁兼容、結(jié)構(gòu)仿真及制造可靠性等關(guān)鍵環(huán)節(jié)，系統(tǒng)展示多物理場與AI驅(qū)動下的設計與制造創(chuàng)新方案。
從 PCB 到 Sign-off，端到端全自動 DDR 驗證平臺。以流程自動化為核心，大幅加速仿真設置、規(guī)避常見錯誤、高效調(diào)度仿真任務，并輸出全面且高價值的仿真結(jié)果。
信號完整性（SI）對于高速電子設計十分關(guān)鍵，可確保高速數(shù)據(jù)和雙倍數(shù)據(jù)速率（DDR）存儲器接口實現(xiàn)準確可靠的傳輸。
采用Ansys仿真平臺，能夠?qū)C器人用的電機、電機控制器、PCB板、電源、電池等，進行電磁性能、電磁兼容性能、溫度性能、結(jié)構(gòu)穩(wěn)定性等多物理場的仿真分析和優(yōu)化，協(xié)助用戶設計出性價比高、性能穩(wěn)定的機器人。
