PCB設(shè)計
關(guān)注創(chuàng)建者：小二貨電子 創(chuàng)建時間：2017-01-08
PCB設(shè)計的視頻教程
PCB電磁兼容設(shè)計規(guī)則檢查與仿真驗證
因此，SIwave專業(yè)PCB電磁兼容仿真工具從2019版開始增加了EMI Scanner。 EMI scanner功能包括：統(tǒng)一、并且可在不同設(shè)計團(tuán)隊間重復(fù)使用的驗證手段，防止驗證過程變化或失控；適用于多團(tuán)隊協(xié)作，同時可以對第三方代工設(shè)計交付，可進(jìn)行品控，實現(xiàn)高效處理復(fù)雜的PCB設(shè)計；可以定制化EMC設(shè)計，用來收集和執(zhí)行企業(yè)自己的設(shè)計規(guī)則。
免費 1小時23分鐘 635播放
查看
Altair PollEx? PCB設(shè)計加工全流程仿真網(wǎng)絡(luò)研討會
內(nèi)容大綱： 1）產(chǎn)品概述 2）PollEx版圖、原理圖對比 3）PollEx電路板規(guī)則定義及檢查 4）PollEx SI/Thermal仿真流程
免費 1小時20分鐘 159播放
查看
Cadence Celsius Studio從芯片到系統(tǒng)熱仿真解決方案
軟件優(yōu)勢： Cadence Celsius Studio提供完整的用于電子系統(tǒng)的AI散熱設(shè)計和分析解決方案，可用于PCB及產(chǎn)品系統(tǒng)的電子散熱設(shè)計，也可用于芯片封裝的熱與熱應(yīng)力分析。
免費 54分鐘 207播放
查看
PCB設(shè)計的實例教程
在當(dāng)今快速發(fā)展的電子行業(yè)中，高效、精確的PCB（印刷電路板）設(shè)計工具是確保產(chǎn)品競爭力的關(guān)鍵。為滿足市場對高性能、多功能PCB設(shè)計工具的需求，上海圖元軟件推薦一款專為專業(yè)人士打造的國產(chǎn)高端PCB設(shè)計解決方案。
UniVista Archer PCB憑借其卓越的設(shè)計特性、強(qiáng)大的功能集以及無與倫比的用戶體驗，正逐步成為行業(yè)內(nèi)的標(biāo)桿產(chǎn)品。
高效快速的鋪銅設(shè)計：構(gòu)建堅實的地基
在PCB設(shè)計中，鋪銅不僅是保障電路完整性的基礎(chǔ)，也是提高信號質(zhì)量和散熱效率的關(guān)鍵。UniVista Archer PCB的鋪銅設(shè)計模塊，以其高效性和靈活性，為用戶提供了前所未有的設(shè)計自由度。
1、動態(tài)與靜態(tài)銅皮雙管齊下：
UniVista Archer PCB支持動態(tài)銅皮和靜態(tài)銅皮的靈活應(yīng)用。動態(tài)銅皮能夠根據(jù)設(shè)計需求自動調(diào)整形狀和大小，適應(yīng)復(fù)雜的布線環(huán)境；而靜態(tài)銅皮則確保特定區(qū)域的銅皮保持不變，滿足特定的電氣或機(jī)械要求。這種雙重支持使得設(shè)計師能夠根據(jù)不同的設(shè)計場景做出最優(yōu)選擇。
2、網(wǎng)格銅設(shè)計，兼顧性能與美觀：
針對高頻信號傳輸和散熱需求，UniVista Archer PCB內(nèi)置了網(wǎng)格銅設(shè)計功能。設(shè)計師可以輕松設(shè)置網(wǎng)格的大小、方向和密度，從而在保證良好電氣性能的同時，也兼顧了PCB的美觀性。
3、動態(tài)與靜態(tài)銅皮無縫轉(zhuǎn)換：
為了滿足設(shè)計過程中的靈活調(diào)整需求，UniVista Archer PCB允許設(shè)計師在動態(tài)銅皮和靜態(tài)銅皮之間自由轉(zhuǎn)換，無需重新繪制，極大地提高了設(shè)計效率。
4、銅皮間的布爾運算，精準(zhǔn)操控：
借助強(qiáng)大的布爾運算功能，設(shè)計師可以對銅皮進(jìn)行合并、切割、相交等操作，實現(xiàn)對銅皮形狀的精確控制，確保設(shè)計的精準(zhǔn)無誤。
簡單靈活的走線設(shè)計：編織信號的脈絡(luò)
走線設(shè)計是PCB設(shè)計的核心環(huán)節(jié)，直接關(guān)系到電路的性能和可靠性。
展開 PCB設(shè)計中關(guān)乎于生產(chǎn)方面的細(xì)節(jié)
1、金手指的開窗細(xì)節(jié)：對于金手指相信大家都有了解過的，在設(shè)計過程中，一定需要注意金手指開窗的這個小細(xì)節(jié)，金手指區(qū)域一定需要全部開窗，有些設(shè)計師在做封裝的時候就會把開窗區(qū)域添加上，以防止后面在PCB里面忘記添加。當(dāng)然也會有一些粗心大意的工程師就會忘記這一小細(xì)節(jié)，導(dǎo)致在后期PCB在生產(chǎn)出來之后產(chǎn)品的性能與使用壽命大大折扣。
其中在PCB里面開窗的處理方法：在金手指相對應(yīng)的阻焊層區(qū)域進(jìn)行開窗區(qū)域的繪制，可以用銅皮繪制，也可以用2D線繪制。
金手指開窗的作用：金手指開窗指的是其器件焊盤與焊盤之間不上綠油，以避免長期拔插而導(dǎo)致綠油的脫落，從而影響產(chǎn)品的性能和品質(zhì)。
器件焊盤立碑現(xiàn)象：這個細(xì)節(jié)牽扯到PCB封裝設(shè)計，跟之前給大家介紹的焊盤出線方式也是有一點點聯(lián)系的。PCB封裝對于PCB設(shè)計也是非常重要的，封裝在PCB板上是器件實物的映射，所以在設(shè)計封裝的時候一定要注意焊盤設(shè)計應(yīng)嚴(yán)格保持對稱性，設(shè)計的尺寸與實際的尺寸不能相差太大。
例如電阻電容封裝，倆邊的焊盤需要保持對稱、尺寸一致，以保證焊料熔融時，元器件上面所有焊點的表面張力能保持平衡，已形成理想的焊點。焊盤不對稱，回流焊時，焊盤較大的一端焊料達(dá)不到應(yīng)有的熔融潤濕效果而造成導(dǎo)致器件偏移、立碑這種現(xiàn)象。
展開 作為一位從事PCB設(shè)計工作多年的PCB工程師，長時間的畫板工作時常讓人感到頭禿。這種令人困擾的壓力，既不是源于對板子的設(shè)計要求，也不是受限于不同產(chǎn)品結(jié)構(gòu)之間的兼容，真正讓我煩惱的，是一個對于許多工程師們都會忽略的問題——PCB DFM，也就是PCB的可制造性分析檢查。
01
PCB DFM問題出在哪？
板子的整體構(gòu)造是否符合生產(chǎn)要求、能否滿足板廠的批量生產(chǎn)條件、生產(chǎn)成本能不能滿足項目預(yù)算等等。這些問題對于大部分工程師都是滿頭問號，在板子的設(shè)計時基本沒有考慮這方面的問題。面對工廠板廠反饋回來的【EQ詢問】，也是胡亂回復(fù)一通，最終導(dǎo)致板子的成品報廢無法使用，最后自然就要工程師自己背鍋。
之所以說工程師們是背鍋的，主要是因為這類問題，其實在整個PCB行業(yè)都是常態(tài)了。大部分的PCB設(shè)計研發(fā)公司都沒有設(shè)置DFM流程，而工程師對這類問題本身也搞不懂，僅僅因為是對接板廠的最后一公里，就成了專業(yè)背鍋俠。
展開 一般PCB基本設(shè)計流程如下：前期準(zhǔn)備->PCB結(jié)構(gòu)設(shè)計->PCB布局->布線->布線優(yōu)化和絲印->網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查->制版。
第一：前期準(zhǔn)備。這包括準(zhǔn)備元件庫和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設(shè)計好原理之外，還要畫得好。在進(jìn)行PCB設(shè)計之前，首先要準(zhǔn)備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel 自帶的庫，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標(biāo)準(zhǔn)尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元件庫要求較高，它直接影響板子的安裝；SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應(yīng)關(guān)系就行。PS：注意標(biāo)準(zhǔn)庫中的隱藏管腳。之后就是原理圖的設(shè)計，做好后就準(zhǔn)備開始做PCB設(shè)計了。
第二：PCB結(jié)構(gòu)設(shè)計。這一步根據(jù)已經(jīng)確定的電路板尺寸和各項機(jī)械定位，在PCB 設(shè)計環(huán)境下繪制PCB板面，并按定位要求放置所需的接插件、按鍵/開關(guān)、螺絲孔、裝配孔等等。并充分考慮和確定布線區(qū)域和非布線區(qū)域（如螺絲孔周圍多大范圍屬于非布線區(qū)域）
第三：PCB布局。布局說白了就是在板子上放器件。這時如果前面講到的準(zhǔn)備工作都做好的話，就可以在原理圖上生成網(wǎng)絡(luò)表（Design-> Create Netlist），之后在PCB圖上導(dǎo)入網(wǎng)絡(luò)表（Design->Load Nets）。就看見器件嘩啦啦的全堆上去了，各管腳之間還有飛線提示連接。然后就可以對器件布局了。一般布局按如下原則進(jìn)行：
①． 按電氣性能合理分區(qū)，一般分為：數(shù)字電路區(qū)(即怕干擾、又產(chǎn)生干擾)、模擬電路區(qū)(怕干擾)、功率驅(qū)動區(qū)（干擾源）；
②． 完成同一功能的電路，應(yīng)盡量靠近放置，并調(diào)整各元器件以保證連線最為簡潔；同時，調(diào)整各功能塊間的相對位置使功能塊間的連線最簡潔；
③．
展開 一，從電源完整性來考慮PCB的設(shè)計
1，去耦電容的布局
高速PCB設(shè)計中，去耦電容起著重要的作用，它的放置位置也很重要。這是因為在電源向負(fù)載短時間供電中，電容中的存儲電荷可防止電壓下降，如電容放置位置不恰當(dāng)可使線阻抗過大，影響供電。同時電容在器件的高速切換時可濾除高頻噪聲。對于去耦電容的放置，我們知道，如果位置不當(dāng)?shù)脑挄龃缶€路阻抗，降低其諧振頻率同時影響供電。小容值電容去耦路徑短，所以一般擺放靠近IC，否則起不到去耦效果；大容值電容去耦路徑長，擺放位置相對寬松一些。所以輸入電源，一般是先經(jīng)過大電容，再經(jīng)過小電容，再進(jìn)入IC芯片。
2，電源回路的設(shè)計
電源回路的設(shè)計要保證電源完整性，我們知道，良好的電源分配網(wǎng)絡(luò)是必不可少的。首先對電源線和地線的設(shè)計，我們要保證線寬加粗，這樣才能盡可能地減少其阻抗值。隨著芯片的速度越來越高，我們越來越多地使用多層板，通過專用的電源層做電源平面分割供電和專用的地層構(gòu)成回路，這樣就減少了線路的電感。
二.從信號完整性來考慮PCB的設(shè)計
PCB的信號完整性問題主要包括信號反射、串?dāng)_、信號延遲和時序錯誤。
1、反射：信號在傳輸線上傳輸時，當(dāng)高速PCB上傳輸線的特征阻抗與信號的源端阻抗 或負(fù)載阻抗不匹配時，信號會發(fā)生反射，使信號波形出現(xiàn)過沖、下沖和由此導(dǎo)致的振鈴現(xiàn)象。PCB設(shè)計時一般是通過做阻抗匹配來防止反射的產(chǎn)生。
單端50 ohm
差分100 ohm
2、 串?dāng)_：在PCB中，串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合 對相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場在同一區(qū)域里的相互作用而產(chǎn)生的。互容引發(fā)耦合 電流，稱為容性串?dāng)_；而互感引發(fā)耦合電壓，稱為感性串?dāng)_。在PCB上，串?dāng)_與走線長度、信號線間距，以及參考地平面的狀況等有關(guān)。
展開 
PCB設(shè)計的相關(guān)專題、標(biāo)簽、搜索
PCB設(shè)計的最新內(nèi)容
?【2024年一等獎】王甜 | 中興通訊股份有限公司，基于PoF的可靠性壽命仿真技術(shù)應(yīng)用實踐：使用Ansys 失效物理分析軟件Sherlock分析ZTE基站產(chǎn)品焊點溫循，很好地指導(dǎo)了電子元器件焊點壽命分析，并能在開發(fā)早期識別PCB設(shè)計痛點，代替實物試驗降本提效，填補(bǔ)行業(yè)技術(shù)空白。
在AI算力、高速互聯(lián)與高功率密度電子系統(tǒng)快速發(fā)展的推動下，PCB正從傳統(tǒng)載體升級為決定整機(jī)性能與可靠性的關(guān)鍵，不斷迭代信號速率，大規(guī)模的高密度互聯(lián)，正在將傳統(tǒng)的設(shè)計與制造經(jīng)驗推向極限。傳統(tǒng)的 “試錯法” 設(shè)計周期長、成本高，已無法滿足快速迭代的市場需求，面對多物理場耦合的復(fù)雜挑戰(zhàn)，Ansys 提供了業(yè)界最完整的仿真解決方案，在設(shè)計早期就精準(zhǔn)預(yù)測并解決潛在問題，提升良率降低成本。
6月10
平臺支持DDR3/4/5、LPDDR4(X)、LPDDR5(X)等主流協(xié)議，可自動識別PCB設(shè)計中的DDR通道，并支持BGA與Wire-Bond等封裝形式，實現(xiàn)從建模到仿真的一站式流程打通。
在實際應(yīng)用中，Ansys DDR Plus可基于Ansys HFSS與Ansys SIwave自動提取通道S參數(shù)，并自動搭建Read/Write仿真鏈路，支持Nexxim與HSPICE求解器。
WD10-3111是一款專為LED照明設(shè)計的高壓浮動恒流驅(qū)動IC，支持150mA輸出電流，能靈活配置為串聯(lián)、并聯(lián)或混聯(lián)拓?fù)浣Y(jié)構(gòu)，可作為電壓控制型電流源或電流調(diào)節(jié)器使用，適應(yīng)多種LED負(fù)載需求；無需電解電容和電感的驅(qū)動架構(gòu)，不僅降低BOM成本和PCB設(shè)計，也能避免電感帶來的電磁干擾問題，同時消除了電解電容壽命短的系統(tǒng)瓶頸，有助于提升LED燈具的整體使用壽命。
WT20-1809采用QFN16封裝，將升壓開關(guān)MOSFET、電流檢測電路和環(huán)路補(bǔ)償網(wǎng)絡(luò)集成于芯片內(nèi)部，簡化PCB設(shè)計布局，降低成本，同時，其升壓轉(zhuǎn)換器采用352kHz的高開關(guān)頻率，允許更小尺寸的電感和電容進(jìn)行濾波，進(jìn)一步助力設(shè)備的小型化，特別適合空間受限的現(xiàn)代消費電子產(chǎn)品。
適合人群：電機(jī)設(shè)計工程師、電力電子工程師、PCB設(shè)計工程師
NO.4 Ansys Lumerical & Zemax & Speos 2026 R1新功能
核心價值：納米光子學(xué)、超透鏡、衍射光學(xué)仿真；光通信、半導(dǎo)體及高科技領(lǐng)域的仿真驅(qū)動工藝決策。
一期一會 | 什么是電源完整性？3個月前
在PCB設(shè)計中，這是指將電源分配到電路板上的不同層，然后再返回到地的導(dǎo)電路徑。“rail（軌道）”一詞，來自于早期的模擬電氣設(shè)計，其中電源是實際的導(dǎo)電金屬軌道。
電源層
PCB，包括柔性PCB，由導(dǎo)電材料或絕緣材料的交替材料層組成。垂直的空心導(dǎo)電柱被稱為過孔，可連接層疊中的不同導(dǎo)電層。負(fù)責(zé)為信號處理層提供電源的層被稱為電源層。
上圖展示了用于熱分析的PCB板設(shè)計示例。綠色層為硅片，棕色層為PCB板。PCB板與硅片之間采用球柵陣列（BGA）連接。透明框內(nèi)為位于PCB板頂部的集成電路（EIC），EIC用作熱源以啟動PCB板的熱分析。在本例中，我們將EIC視為均勻熱源，用戶也可以加載EIC的功率分布圖以進(jìn)行更復(fù)雜的熱分析。
本次熱仿真中，EIC加熱數(shù)據(jù)來自芯片熱模型（CTM），焦耳加熱數(shù)據(jù)則來自SIwave。
如今，制造商使用仿真軟件進(jìn)行PCB設(shè)計，以便在開發(fā)的各個環(huán)節(jié)都能對其設(shè)計進(jìn)行建模、分析和驗證。</p><p><br></p><p>PCB設(shè)計面臨的挑戰(zhàn)包括尺寸限制、熱因素、電遷移、機(jī)械集成和電源效率。這些復(fù)雜性要求設(shè)計人員與不同領(lǐng)域的專家合作，以確保在整個流程中解決電氣、結(jié)構(gòu)和熱工程方面的問題。
一期一會 | 什么是柔性PCB？4個月前
一部分支持柔性PCB設(shè)計的最常用的Ansys工具包括：
Ansys Maxwell?：低頻電磁仿真的黃金標(biāo)準(zhǔn)。PCB設(shè)計人員和消費類電子工程師使用Maxwell軟件來解決電磁感應(yīng)的機(jī)械振動和電感耦合的EMI/EMC等問題。
Ansys HFSS?：高頻電磁仿真的黃金標(biāo)準(zhǔn)，工程師使用HFSS軟件開發(fā)基于柔性PCB的具有成本效益、高性能的電路布局和天線。
