IC封裝
關(guān)注創(chuàng)建者：Ansys中國(guó) 創(chuàng)建時(shí)間：2020-06-01
IC封裝的視頻教程
Ansys 2.5D/3D IC封裝仿真分析案例介紹
適用人群：半導(dǎo)體行業(yè)客戶，包含芯片、封裝設(shè)計(jì)人員 2.5D/3D IC相比較傳統(tǒng)IC具有更高的功能密度。
免費(fèi) 57分鐘 1029播放
查看
IC封裝的實(shí)例教程
圖1 電子產(chǎn)品及IC尺寸演進(jìn)
圖2 Intel CPU發(fā)熱功率趨勢(shì)
封裝發(fā)展的趨勢(shì)從早期PCB穿孔的安裝方式到目前以表面粘著的形式，PCB上可以安裝更多更密的IC，使得組裝的密度增高，散熱的問(wèn)題也更為嚴(yán)重。針對(duì)于IC封裝層級(jí)的散熱問(wèn)題，最基本的方式就是從組件本身的構(gòu)造來(lái)做散熱增強(qiáng)的設(shè)計(jì)。而采用多層板的設(shè)計(jì)等方式，對(duì)PCB層級(jí)的散熱也有明顯的幫助，而當(dāng)發(fā)熱密度更大時(shí)，則需要近一步的系統(tǒng)層級(jí)的散熱設(shè)計(jì)如散熱片或風(fēng)扇的安裝等，才能解決散熱問(wèn)題。就成本的角度來(lái)看，各層級(jí)所需的費(fèi)用是遞增的，因此IC封裝層級(jí)的散熱問(wèn)題就特別重要了。
IC封裝的型式很多，如<圖1>所示，包括了以導(dǎo)線腳或是以錫球連接于印刷電路板上的方式，以導(dǎo)線腳連接的方式像是TSOP、QFP、LCC等封裝，是由金屬導(dǎo)線架支撐封裝結(jié)構(gòu)，借著兩面或四邊的接腳和PCB連接。而以球狀格子數(shù)組形式如BGA的封裝方式，是藉由封裝下方的錫球?qū)⒑蚉CB連接。以覆晶方式的封裝則是由錫球及底層填充材料（underfill）將芯片以裸晶的方式安裝于基板(substrate)(如Flip Chip BGA (FCBGA)封裝)或直接承載于PCB上(稱為Flip-Chip on board (FCOB) 或 Direct Chip Attach (DCA))。
IC封裝熱傳基本特性
評(píng)估IC封裝之散熱性能可以下式表示為：
其中RJA 稱為由芯片接點(diǎn)到環(huán)境之熱阻，TJ為接點(diǎn)溫度，TA為環(huán)境溫度，Pd為消耗電力。上述RJA之定義代表芯片的散熱性能，較低的值表示較好的散熱效果。
展開(kāi) 大綱
STMicroelectronics 工程師運(yùn)用 Moldex3D芯片封裝解決方案將樹(shù)脂充填不完整的風(fēng)險(xiǎn)降到最低。首先，軟件能重現(xiàn)因流動(dòng)行為不平衡而引發(fā)的包封形成情況。接下來(lái)運(yùn)用 Moldex3D 模擬將封裝設(shè)計(jì)優(yōu)化，降低發(fā)生問(wèn)題的風(fēng)險(xiǎn)。最后藉由更改幾何形狀發(fā)現(xiàn)對(duì)充填前推進(jìn)有驚人效果，能在成型過(guò)程中避免產(chǎn)生結(jié)構(gòu)瑕疵。Moldex3D 可用來(lái)成功在虛擬環(huán)境中預(yù)測(cè)問(wèn)題，并可將模擬結(jié)果轉(zhuǎn)化并整合至新成品的封裝原型制造中。
挑戰(zhàn)
1、改善不平衡的流動(dòng)行為
2、減少結(jié)合線及包封
解決方案
根據(jù) STMicroelectronics 設(shè)計(jì)師估計(jì)，藉由縮小標(biāo)準(zhǔn)配置的焊墊尺寸，就能減輕樹(shù)酯在模穴頂部與底部之間流動(dòng)不平衡的情形。由于已確定導(dǎo)線架焊墊屬于關(guān)鍵位置，因此將其設(shè)計(jì)優(yōu)化可對(duì)充填行為有極大幫助。事實(shí)上，此方法能減少成品的關(guān)鍵結(jié)合線數(shù)量。因此，此解決方案藉由先從設(shè)計(jì)著手解決包封的問(wèn)題，而非從耗時(shí)昂貴的實(shí)驗(yàn)進(jìn)行原型制造開(kāi)始。
效益
1、找出關(guān)鍵結(jié)合線出現(xiàn)機(jī)率較高的位置
2、降低結(jié)合線會(huì)合角及形成包封的可能性
案例研究
IC封裝是在模腔中以氧樹(shù)脂成型材料(EMC)將微芯片封裝的過(guò)程，接著用柱塞將片劑壓入模腔，如圖一所示。
圖一 IC封裝制程
IC封裝常見(jiàn)的難題包括不完全充填、內(nèi)部包封及金線偏移和交叉等，如圖二所示。若要避免造成生產(chǎn)上的損失和客戶抱怨，就必須生產(chǎn)前及早預(yù)測(cè)問(wèn)題并加以改善。
圖二 IC封裝的常見(jiàn)問(wèn)題
STMicroelectronics團(tuán)隊(duì)以Moldex3D網(wǎng)格建構(gòu)微芯片產(chǎn)品的模型。因產(chǎn)品具有對(duì)稱性，為了縮短分析時(shí)間，只建立了一半的模型(圖三)。
圖三 真實(shí)模型與Moldex3D Mesh建構(gòu)的模型
經(jīng)由Moldex3D分析，可觀察到模擬與實(shí)驗(yàn)結(jié)果相當(dāng)一致(圖四)。
展開(kāi) 3C產(chǎn)品不斷朝輕量化及多功能發(fā)展，IC封裝的制程技術(shù)研發(fā)也隨之趨向小而精致。面對(duì)使用壽命及可靠度的需求，如何采用最佳的配置進(jìn)行封裝以減少缺陷發(fā)生，并提供產(chǎn)品最好的保護(hù)，是產(chǎn)業(yè)最重視的課題之一。由于影響封裝質(zhì)量的變因項(xiàng)目會(huì)隨著制程復(fù)雜度增長(zhǎng)，也使得研發(fā)階段尋求優(yōu)化方案的難度提升；此外，IC封裝材料以及所使用的相關(guān)組件均價(jià)格不斐，因此在封裝研發(fā)的階段若能以透過(guò)CAE分析取代實(shí)驗(yàn)試誤、及早找到最佳方案，便能大幅減少材料及運(yùn)送等成本。
Moldex3D Studio的IC封裝解決方案提供以轉(zhuǎn)注成型(Transfer Molding)、成型底部填膠(Molded Underfill)、毛細(xì)底部填膠(Capillary Underfill)、灌膠(Potting)、壓縮成型(Compression Molding)等方式模擬封裝填料過(guò)程，并可輔以排氣分析 (Venting Analysis)、金線偏移分析 (Wire Sweep Analysis)、導(dǎo)線架偏移分析 (Paddle Shift Analysis)、后熟化分析 (Post Mold Curing Analysis)等功能，完成更真實(shí)的模擬。以下簡(jiǎn)單說(shuō)明Studio封裝仿真流程。
1. 制作模型
在制程類型(Molding Type)選擇芯片封裝(Encapsulation)(圖一)，接下來(lái)可直接匯入已制作完成的網(wǎng)格，或是使用Studio的工具建立自己的模型。使用封裝組件(Encapsulation Component)精靈可以由2D曲線產(chǎn)生IC對(duì)象，并可指定位置及厚度，后續(xù)即可在產(chǎn)生網(wǎng)格時(shí)自動(dòng)生成Hybrid網(wǎng)格(圖二)。要注意不同分析模塊需有符合的屬性對(duì)象及進(jìn)料類型，如壓縮成型分析需有壓縮區(qū)及移動(dòng)面、灌膠分析需將進(jìn)料路徑在溢流區(qū)。
展開(kāi) 在IC封裝的程序中，金線間的距離會(huì)受制程影響而縮短，甚至有相互接觸現(xiàn)象。金線一旦相互接觸，便會(huì)造成短路。因此，掌握金線偏移的幅度，是IC封裝制程中的一大挑戰(zhàn)。現(xiàn)在，透過(guò)Moldex3D模擬分析工具，可以輸出金線偏移的結(jié)果，讓使用者精準(zhǔn)掌握偏移程度，以利優(yōu)化金線布局。
步驟1：金線偏移分析結(jié)束后，于模型樹(shù)的金線項(xiàng)目點(diǎn)擊鼠標(biāo)右鍵，即會(huì)出現(xiàn)導(dǎo)出(Export)選項(xiàng)；接下來(lái)于Export的子選單內(nèi)，選擇輸出金線位移結(jié)果(Wire Sweep Result)、相鄰導(dǎo)線間距(Wire to Wire Distance)、金線偏移量(依金線)(%)(Wire Sweep Index (by Wire)(%))或變形后金線(Deformed Wire)。
步驟 2：使用者可以需求點(diǎn)選特定金線的「金線偏位移結(jié)果」、「相鄰導(dǎo)線間距」、「金線偏移量」或「變形后金線」。其輸出的結(jié)果會(huì)記錄在附文件名為‘.csv’的檔案中。程序?qū)⒚織l金線分割成99段線段元素，共100個(gè)節(jié)點(diǎn)。因此每條金線皆包含100個(gè)節(jié)點(diǎn)之坐標(biāo)、位移及拖曳力。
步驟3：使用者可指定金線與金線間距離的最大值，并輸出其金線信息，如下圖所示：
注：金線與金線間距離將以以下格式輸出：
格式說(shuō)明：
① 指定金線與金線間最大距離。
例如：金線與金線間距離小于0.298 mm 即會(huì)被輸出。
② 金線ID。
③ 搜尋金線數(shù)量。
例如：共有兩條金線與Wire 1 距離小于0.298 mm。
④ 金線間距離，最短的距離會(huì)依序列出。
例如：Wire 2 與Wire1距離最接近，為0.125 mm；Wire 64與Wire 1距離 0.179 mm次之。
展開(kāi) 圖３：不同計(jì)算模式的射壓預(yù)測(cè)結(jié)果
IC 封裝點(diǎn)膠階段之制程數(shù)字分身
在 IC 晶片覆晶封裝制程中，常使用點(diǎn)膠毛細(xì)力底部充填封裝以達(dá)成保護(hù)元件之目的。其利用點(diǎn)膠機(jī)直接在晶片邊緣將封裝材料注入，并藉由毛細(xì)作用使液狀封裝材料持續(xù)流動(dòng)涵蓋整個(gè)晶片底層，整個(gè)點(diǎn)膠毛細(xì)力底部充填制程示意圖如圖４所示。底部充填材料價(jià)格不斐，因此膠量控制也是制程中被重視的環(huán)節(jié)之一。除點(diǎn)膠區(qū)域外，爬膠行為使得膠體在晶片側(cè)面的凸塊區(qū)域在也有流入的現(xiàn)象，故掌握溢膠流動(dòng)除控制膠量的目的外，也有助于分析波前造成的包封。
圖４：點(diǎn)膠毛細(xì)力底部充填制程示意圖 [4]
圖５：點(diǎn)膠階段制程數(shù)字分身參數(shù)設(shè)定
導(dǎo)入點(diǎn)膠頭移動(dòng)路徑的毛細(xì)力底部充填制程數(shù)字分身模擬，點(diǎn)膠資訊可設(shè)定包括多道路徑、每道點(diǎn)膠量、點(diǎn)膠頭移動(dòng)起始時(shí)間及速度，并進(jìn)一步在材料參數(shù)設(shè)定中，進(jìn)行充填材料與不同材質(zhì)接觸面的接觸角設(shè)定，模擬高分子行為受環(huán)境因子的變化，相關(guān)的參數(shù)設(shè)定如圖５所示。在點(diǎn)膠給料后，膠體的流動(dòng)平衡主要受到三個(gè)驅(qū)動(dòng)力而流動(dòng)：毛細(xì)力、重力，以及流體自身的粘滯力。因此膠量將包含毛細(xì)力充填流動(dòng)、晶片側(cè)向的爬膠邊緣流動(dòng)，以及膠體自身塌陷在載板上向外延伸的流動(dòng)行為。可想而知，要針對(duì)這三種流動(dòng)行為進(jìn)行模擬，在數(shù)字分身工具使用上，須考慮點(diǎn)膠頭移動(dòng)路徑以及其行為，才能完整描述其物理變化。
展開(kāi) 
IC封裝的相關(guān)專題、標(biāo)簽、搜索
IC封裝的最新內(nèi)容
它可以預(yù)測(cè)IC封裝、PCB、電子裝配體/外殼和電力電子設(shè)備中的氣流、溫度和傳熱。
Ansys Mechanical是業(yè)界領(lǐng)先的有限元求解器，具有結(jié)構(gòu)、熱學(xué)、聲學(xué)、瞬態(tài)和非線性功能，可幫助改進(jìn)建模。
概述：
VK2C21AQ是一個(gè)點(diǎn)陣式存儲(chǔ)映射的LCD驅(qū)動(dòng)器，可支持最大80點(diǎn)（20SEGx4COM）或者最大128點(diǎn)（16SEGx8COM）的LCD屏。單片機(jī)可通過(guò)I2C接口配置顯示參數(shù)和讀寫(xiě)顯示數(shù)據(jù)，也可通過(guò)指令進(jìn)入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產(chǎn)品。ZXY6901
特點(diǎn)：
★ 工作電壓 2.4-5.5V
VK1056B是一個(gè)點(diǎn)陣式存儲(chǔ)映射的LCD驅(qū)動(dòng)器，可支持最大 56點(diǎn)（14SEG×4COM）的LCD屏，也支持2COM和3COM的 LCD屏。單片機(jī)可通過(guò)三條通信線配置顯示參數(shù)和發(fā)送顯示 數(shù)據(jù)，也可通過(guò)指令進(jìn)入省電模式。 LJQ8159
產(chǎn)品品牌：永嘉微電/VINKA
產(chǎn)品型號(hào)：VK1056B
封裝形式：SOP24
產(chǎn)品年份：新年份
特點(diǎn)
Ansys Icepak可提供強(qiáng)大的電子冷卻解決方案，利用行業(yè)領(lǐng)先的Ansys Fluent計(jì)算流體力學(xué)（CFD）求解器對(duì)集成電路（IC）、封裝、印刷電路板（PCB）和電子設(shè)備進(jìn)行熱分析和流體流動(dòng)分析。
Ansys Mechanical是業(yè)界領(lǐng)先的有限元求解器，具有結(jié)構(gòu)、熱學(xué)、聲學(xué)、瞬態(tài)和非線性功能，可幫助改進(jìn)建模。
4月9日 | Ansys HFSS 軟件入門(mén)培訓(xùn)-網(wǎng)格與求解
簡(jiǎn)介： Ansys HFSS 作為一款三維電磁仿真軟件，能夠精確計(jì)算電磁場(chǎng)在復(fù)雜幾何結(jié)構(gòu)中的分布，可用于設(shè)計(jì)和仿真多種高頻電子產(chǎn)品，如天線、射頻或微波元件、高速互連、連接器、IC 封裝和印刷電路板等，能幫助工程師們高效地設(shè)計(jì)各種高頻結(jié)構(gòu)，解決電磁兼容（EMC）等問(wèn)題。
適合人群：IC設(shè)計(jì)工程師、封裝工程師、信號(hào)完整性專家
NO.2 Ansys HFSS高頻產(chǎn)品功能更新
核心價(jià)值：陣列天線、濾波器、場(chǎng)景級(jí)電磁仿真等熱點(diǎn)應(yīng)用的新突破。全球工業(yè)界高頻電磁場(chǎng)仿真的金標(biāo)準(zhǔn)。
Ansys HFSS?PI引入了全新的寬帶3D電源完整性仿真功能，其性能足以應(yīng)對(duì)當(dāng)今的IC、封裝和電路板供電挑戰(zhàn)。HFSS?PI專為新一代芯片?封裝集成、更高密度布局和先進(jìn)3D封裝而打造，可實(shí)現(xiàn)大規(guī)模3D電源完整性分析，并深入解析復(fù)雜耦合機(jī)制和回流路徑行為。
VK1088B是一個(gè)點(diǎn)陣式存儲(chǔ)映射的LCD驅(qū)動(dòng)器，可支持最大88點(diǎn)（22SEGx4COM）的LCD屏，也支持2COM和3COM的LCD屏。單片機(jī)可通過(guò)三條通信線配置顯示參數(shù)和發(fā)送顯示數(shù)據(jù)，也可通過(guò)指令進(jìn)入省電模式。
特點(diǎn)：
? 工作電壓 2.4-5.2V
? 內(nèi)置256 kHz RC振蕩器
? 偏置電壓（BIAS
一期一會(huì) | 什么是電源完整性？3個(gè)月前
這就是為什么PCB和IC封裝設(shè)計(jì)中，必須確保電源層、電源過(guò)孔以及回流路徑具有低阻。
克服各種電源完整性問(wèn)題，是當(dāng)今高速設(shè)計(jì)的關(guān)鍵，而這些設(shè)計(jì)支撐著現(xiàn)代社會(huì)中高性能電子系統(tǒng)的運(yùn)行。如果沒(méi)有適當(dāng)?shù)碾娫赐暾裕a(chǎn)品可能過(guò)熱或出現(xiàn)信號(hào)完整性問(wèn)題，從而導(dǎo)致性能不佳、甚至組件故障。
電源完整性的關(guān)鍵因素是什么？
電子系統(tǒng)中的PDN，主要是由PCB或IC封裝中的導(dǎo)電路徑和電源器件組成。
VK1056Q是一個(gè)點(diǎn)陣式存儲(chǔ)映射的LCD驅(qū)動(dòng)器，可支持最大56點(diǎn)(14SEGx4COM)的LCD屏，也支持2COM和3COM的LCD屏。單片機(jī)可通過(guò)三條通信線配置顯示參數(shù)和發(fā)送顯示數(shù)據(jù)，也可通過(guò)指令進(jìn)入省電模式。ZXY6544
特點(diǎn)：
? 工作電壓 2.4-5.2V
? 內(nèi)置256 kHz RC振蕩器（上電默認(rèn)）
? 偏置電壓（BIAS
