大綱

STMicroelectronics 工程師運(yùn)用 Moldex3D芯片封裝解決方案將樹脂充填不完整的風(fēng)險(xiǎn)降到最低。首先，軟件能重現(xiàn)因流動行為不平衡而引發(fā)的包封形成情況。接下來運(yùn)用 Moldex3D 模擬將封裝設(shè)計(jì)優(yōu)化，降低發(fā)生問題的風(fēng)險(xiǎn)。最后藉由更改幾何形狀發(fā)現(xiàn)對充填前推進(jìn)有驚人效果，能在成型過程中避免產(chǎn)生結(jié)構(gòu)瑕疵。Moldex3D 可用來成功在虛擬環(huán)境中預(yù)測問題，并可將模擬結(jié)果轉(zhuǎn)化并整合至新成品的封裝原型制造中。

挑戰(zhàn)

1、改善不平衡的流動行為

2、減少結(jié)合線及包封

解決方案

根據(jù) STMicroelectronics 設(shè)計(jì)師估計(jì)，藉由縮小標(biāo)準(zhǔn)配置的焊墊尺寸，就能減輕樹酯在模穴頂部與底部之間流動不平衡的情形。由于已確定導(dǎo)線架焊墊屬于關(guān)鍵位置，因此將其設(shè)計(jì)優(yōu)化可對充填行為有極大幫助。事實(shí)上，此方法能減少成品的關(guān)鍵結(jié)合線數(shù)量。因此，此解決方案藉由先從設(shè)計(jì)著手解決包封的問題，而非從耗時(shí)昂貴的實(shí)驗(yàn)進(jìn)行原型制造開始。

效益

1、找出關(guān)鍵結(jié)合線出現(xiàn)機(jī)率較高的位置

2、降低結(jié)合線會合角及形成包封的可能性

案例研究

IC封裝是在模腔中以氧樹脂成型材料(EMC)將微芯片封裝的過程，接著用柱塞將片劑壓入模腔，如圖一所示。

圖一 IC封裝制程

IC封裝常見的難題包括不完全充填、內(nèi)部包封及金線偏移和交叉等，如圖二所示。若要避免造成生產(chǎn)上的損失和客戶抱怨，就必須生產(chǎn)前及早預(yù)測問題并加以改善。

圖二 IC封裝的常見問題

STMicroelectronics團(tuán)隊(duì)以Moldex3D網(wǎng)格建構(gòu)微芯片產(chǎn)品的模型。因產(chǎn)品具有對稱性，為了縮短分析時(shí)間，只建立了一半的模型(圖三)。

圖三 真實(shí)模型與Moldex3D Mesh建構(gòu)的模型

經(jīng)由Moldex3D分析，可觀察到模擬與實(shí)驗(yàn)結(jié)果相當(dāng)一致(圖四)。

圖四 原始設(shè)計(jì)的實(shí)驗(yàn)和模擬結(jié)果比較

透過模擬分析，很容易就可找出流動不平衡和包封產(chǎn)生的原因。如圖五所示，由于幾何不對稱產(chǎn)生競流效應(yīng)，頂端的流速比底部的快，并在底部反轉(zhuǎn)，使得空氣被限縮在模腔底部，而產(chǎn)生縫合線及導(dǎo)致空洞。

圖五 充填階段的流動波前行為

找出問題成因后，為了優(yōu)化設(shè)計(jì)，該團(tuán)隊(duì)縮小晶粒座的尺寸(圖六)。分析優(yōu)化設(shè)計(jì)后發(fā)現(xiàn)，流動不平衡縫合線問題皆有顯著改善(圖七、八)。

圖六 導(dǎo)線架之原始與優(yōu)化設(shè)計(jì)比較

圖七 原始設(shè)計(jì)與設(shè)變的流動波前比較

圖八 原始設(shè)計(jì)和設(shè)變的縫合線結(jié)果

結(jié)果

本案例中，STMicroelectronics透過Moldex3D的模擬，以縮小晶粒座尺寸的方式，成功解決流動不平衡、包封、縫合線等問題，并提高了產(chǎn)品的局部機(jī)械強(qiáng)度。如此即可在早期階段以快速且低成本的方式解決問題，而無須耗費(fèi)時(shí)間和成本進(jìn)行試模。