IC封裝的案例
降低IC封裝熱阻的封裝設計方法
圖1 電子產品及IC尺寸演進
圖2 Intel CPU發熱功率趨勢
封裝發展的趨勢從早期PCB穿孔的安裝方式到目前以表面粘著的形式，PCB上可以安裝更多更密的IC，使得組裝的密度增高，散熱的問題也更為嚴重。針對于IC封裝層級的散熱問題，最基本的方式就是從組件本身的構造來做散熱增強的設計。而采用多層板的設計等方式，對PCB層級的散熱也有明顯的幫助，而當發熱密度更大時，則需要近一步的系統層級的散熱設計如散熱片或風扇的安裝等，才能解決散熱問題。就成本的角度來看，各層級所需的費用是遞增的，因此IC封裝層級的散熱問題就特別重要了。
IC封裝的型式很多，如<圖1>所示，包括了以導線腳或是以錫球連接于印刷電路板上的方式，以導線腳連接的方式像是TSOP、QFP、LCC等封裝，是由金屬導線架支撐封裝結構，借著兩面或四邊的接腳和PCB連接。而以球狀格子數組形式如BGA的封裝方式，是藉由封裝下方的錫球將和PCB連接。以覆晶方式的封裝則是由錫球及底層填充材料（underfill）將芯片以裸晶的方式安裝于基板(substrate)(如Flip Chip BGA (FCBGA)封裝)或直接承載于PCB上(稱為Flip-Chip on board (FCOB) 或 Direct Chip Attach (DCA))。
IC封裝熱傳基本特性
評估IC封裝之散熱性能可以下式表示為：
其中RJA 稱為由芯片接點到環境之熱阻，TJ為接點溫度，TA為環境溫度，Pd為消耗電力。上述RJA之定義代表芯片的散熱性能，較低的值表示較好的散熱效果。
展開 Moldex3D模流分析之IC封裝制程靈活運用
3C產品不斷朝輕量化及多功能發展，IC封裝的制程技術研發也隨之趨向小而精致。面對使用壽命及可靠度的需求，如何采用最佳的配置進行封裝以減少缺陷發生，并提供產品最好的保護，是產業最重視的課題之一。由于影響封裝質量的變因項目會隨著制程復雜度增長，也使得研發階段尋求優化方案的難度提升；此外，IC封裝材料以及所使用的相關組件均價格不斐，因此在封裝研發的階段若能以透過CAE分析取代實驗試誤、及早找到最佳方案，便能大幅減少材料及運送等成本。
Moldex3D Studio的IC封裝解決方案提供以轉注成型(Transfer Molding)、成型底部填膠(Molded Underfill)、毛細底部填膠(Capillary Underfill)、灌膠(Potting)、壓縮成型(Compression Molding)等方式模擬封裝填料過程，并可輔以排氣分析 (Venting Analysis)、金線偏移分析 (Wire Sweep Analysis)、導線架偏移分析 (Paddle Shift Analysis)、后熟化分析 (Post Mold Curing Analysis)等功能，完成更真實的模擬。以下簡單說明Studio封裝仿真流程。
1. 制作模型
在制程類型(Molding Type)選擇芯片封裝(Encapsulation)(圖一)，接下來可直接匯入已制作完成的網格，或是使用Studio的工具建立自己的模型。使用封裝組件(Encapsulation Component)精靈可以由2D曲線產生IC對象，并可指定位置及厚度，后續即可在產生網格時自動生成Hybrid網格(圖二)。要注意不同分析模塊需有符合的屬性對象及進料類型，如壓縮成型分析需有壓縮區及移動面、灌膠分析需將進料路徑在溢流區。
展開 Moldex3D模流分析之STMicroelectronics用Moldex3D成功優化IC封裝制程
大綱
STMicroelectronics 工程師運用 Moldex3D芯片封裝解決方案將樹脂充填不完整的風險降到最低。首先，軟件能重現因流動行為不平衡而引發的包封形成情況。接下來運用 Moldex3D 模擬將封裝設計優化，降低發生問題的風險。最后藉由更改幾何形狀發現對充填前推進有驚人效果，能在成型過程中避免產生結構瑕疵。Moldex3D 可用來成功在虛擬環境中預測問題，并可將模擬結果轉化并整合至新成品的封裝原型制造中。
挑戰
1、改善不平衡的流動行為
2、減少結合線及包封
解決方案
根據 STMicroelectronics 設計師估計，藉由縮小標準配置的焊墊尺寸，就能減輕樹酯在模穴頂部與底部之間流動不平衡的情形。由于已確定導線架焊墊屬于關鍵位置，因此將其設計優化可對充填行為有極大幫助。事實上，此方法能減少成品的關鍵結合線數量。因此，此解決方案藉由先從設計著手解決包封的問題，而非從耗時昂貴的實驗進行原型制造開始。
效益
1、找出關鍵結合線出現機率較高的位置
2、降低結合線會合角及形成包封的可能性
案例研究
IC封裝是在模腔中以氧樹脂成型材料(EMC)將微芯片封裝的過程，接著用柱塞將片劑壓入模腔，如圖一所示。
圖一 IC封裝制程
IC封裝常見的難題包括不完全充填、內部包封及金線偏移和交叉等，如圖二所示。若要避免造成生產上的損失和客戶抱怨，就必須生產前及早預測問題并加以改善。
圖二 IC封裝的常見問題
STMicroelectronics團隊以Moldex3D網格建構微芯片產品的模型。因產品具有對稱性，為了縮短分析時間，只建立了一半的模型(圖三)。
圖三 真實模型與Moldex3D Mesh建構的模型
經由Moldex3D分析，可觀察到模擬與實驗結果相當一致(圖四)。
展開 Moldex3D模流分析之輸出IC封裝金線偏移結果預防短路問題
在IC封裝的程序中，金線間的距離會受制程影響而縮短，甚至有相互接觸現象。金線一旦相互接觸，便會造成短路。因此，掌握金線偏移的幅度，是IC封裝制程中的一大挑戰?，F在，透過Moldex3D模擬分析工具，可以輸出金線偏移的結果，讓使用者精準掌握偏移程度，以利優化金線布局。
步驟1：金線偏移分析結束后，于模型樹的金線項目點擊鼠標右鍵，即會出現導出(Export)選項；接下來于Export的子選單內，選擇輸出金線位移結果(Wire Sweep Result)、相鄰導線間距(Wire to Wire Distance)、金線偏移量(依金線)(%)(Wire Sweep Index (by Wire)(%))或變形后金線(Deformed Wire)。
步驟 2：使用者可以需求點選特定金線的「金線偏位移結果」、「相鄰導線間距」、「金線偏移量」或「變形后金線」。其輸出的結果會記錄在附文件名為‘.csv’的檔案中。程序將每條金線分割成99段線段元素，共100個節點。因此每條金線皆包含100個節點之坐標、位移及拖曳力。
步驟3：使用者可指定金線與金線間距離的最大值，并輸出其金線信息，如下圖所示：
注：金線與金線間距離將以以下格式輸出：
格式說明：
① 指定金線與金線間最大距離。
例如：金線與金線間距離小于0.298 mm 即會被輸出。
② 金線ID。
③ 搜尋金線數量。
例如：共有兩條金線與Wire 1 距離小于0.298 mm。
④ 金線間距離，最短的距離會依序列出。
例如：Wire 2 與Wire1距離最接近，為0.125 mm；Wire 64與Wire 1距離 0.179 mm次之。
展開 
干貨 | 常見的IC封裝形式，圖文并茂！
常見的IC封裝形式大全
超詳細的IC封裝形式大全
常見的IC封裝形式大全一覽，歡迎收藏~
從注塑成型到IC封裝，制程數字分身為何如此重要？
圖３：不同計算模式的射壓預測結果
IC 封裝點膠階段之制程數字分身
在 IC 晶片覆晶封裝制程中，常使用點膠毛細力底部充填封裝以達成保護元件之目的。其利用點膠機直接在晶片邊緣將封裝材料注入，并藉由毛細作用使液狀封裝材料持續流動涵蓋整個晶片底層，整個點膠毛細力底部充填制程示意圖如圖４所示。底部充填材料價格不斐，因此膠量控制也是制程中被重視的環節之一。除點膠區域外，爬膠行為使得膠體在晶片側面的凸塊區域在也有流入的現象，故掌握溢膠流動除控制膠量的目的外，也有助于分析波前造成的包封。
圖４：點膠毛細力底部充填制程示意圖 [4]
圖５：點膠階段制程數字分身參數設定
導入點膠頭移動路徑的毛細力底部充填制程數字分身模擬，點膠資訊可設定包括多道路徑、每道點膠量、點膠頭移動起始時間及速度，并進一步在材料參數設定中，進行充填材料與不同材質接觸面的接觸角設定，模擬高分子行為受環境因子的變化，相關的參數設定如圖５所示。在點膠給料后，膠體的流動平衡主要受到三個驅動力而流動：毛細力、重力，以及流體自身的粘滯力。因此膠量將包含毛細力充填流動、晶片側向的爬膠邊緣流動，以及膠體自身塌陷在載板上向外延伸的流動行為。可想而知，要針對這三種流動行為進行模擬，在數字分身工具使用上，須考慮點膠頭移動路徑以及其行為，才能完整描述其物理變化。
展開 常見的IC封裝形式大全，建議收藏！
常見的IC封裝形式大全
IC芯片封裝測試工藝流程
Introduction of IC AssemblyProcess
IC封裝工藝簡介
文章來源：半導體封裝工程師之家
精華，去糟粕，重基礎，促創新
免責聲明：本文系網絡搜集資料編輯的原創，版權歸原作者所有。如需轉載請注明出處與標明轉載來源。如涉及作品請與我們聯絡。
如需軟文或圖片廣告商務合作請聯絡我們。
【Ansys線上直播回看】Ansys 2.5D/3D IC封裝仿真分析案例分享
『點擊觀看直播回放』
2.5D/3D IC相比較傳統IC具有更高的功能密度。通過包含鍵合、倒裝、堆疊、Interposer和RDL再布線層等技術的組合，實現很高的功能密度，具有明顯的系統優勢，由于2.5D/3D IC設計的復雜性，需要用三維電磁場工具精確抽取片上和封裝的三維電磁寄生效應，5月26日下午4點，【Ansys 2.5D/3D IC封裝仿真分析案例分享】網絡研討會即將開播，本次網絡研討會基于HFSS最新推出的2.5D/3D封裝仿真流程，幫助設計者完成GDS導入，interposer模型處理及3D全波仿真等過程，充分了解和體驗HFSS針對2.5D/3D IC設計的全新解決方案。
此次網絡直播吸引了眾多觀眾在線觀看，在會后我們也陸續收到在線觀眾以及其他用戶前來詢問，在此附上本場網絡直播錄播內容，供大家回看學習。
▼▼▼2020 Ansys網絡研討會有獎反饋 - 可免費獲取本場錄播和講解資料，參與者均可獲得千元培訓券及技術鄰金幣獎勵！
關于Simulation World
Simulation World是一場面向全球觀眾且為免費的在線虛擬盛會，將于2020年6月10日-11日舉行，屆時，來自Ansys，客戶和合作伙伴多名演講者將在此發表主題演講。內容涵蓋自動駕駛、電氣化、工業物聯網以及后疫情時代的數字化轉型等前沿趨勢探討，Ansys合作伙伴也將在其冠名的虛擬展廳中展示相關解決方案。立即掃碼報名！
『或點擊此處進入報名通道』
展開 IC芯片生產流程：從設計到制造與封裝
04 告訴你什么是封裝
封裝，IC芯片的最終防護與統整
經過漫長的流程，從設計到制造，終于獲得一顆IC芯片了。然而一顆芯片相當小且薄，如果不在外施加保護，會被輕易的刮傷損壞。此外，因為芯片的尺寸微小，如果不用一個較大尺寸的外殼，將不易由人工安置在電路板上。因此，本文接下來要針對封裝加以描述介紹。
目前常見的封裝有兩種，一種是電動玩具內常見的，黑色長得像蜈蚣的DIP封裝，另一為購買盒裝CPU時常見的BGA封裝。至于其他的封裝法，還有早期CPU使用的PGA（Pin Grid Array；Pin Grid Array）或是DIP的改良版QFP（塑料方形扁平封裝）等。因為有太多種封裝法，以下將對DIP以及BGA封裝做介紹。
傳統封裝，歷久不衰
首先要介紹的是雙排直立式封裝（Dual Inline Package；DIP），從下圖可以看到采用此封裝的IC芯片在雙排接腳下，看起來會像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的IC封裝技術，具有成本低廉的優勢，適合小型且不需接太多線的芯片。但是，因為大多采用的是塑料，散熱效果較差，無法滿足現行高速芯片的要求。因此，使用此封裝的，大多是歷久不衰的芯片，如下圖中的OP741，或是對運作速度沒那么要求且芯片較小、接孔較少的IC芯片。
▲左圖的IC芯片為OP741，是常見的電壓放大器，右圖為它的剖面圖，這個封裝是以金線將芯片接到金屬接腳（Leadframe）（Source：左圖Wikipedia、右圖Wikipedia）
至于球格陣列（Ball Grid Array，BGA）封裝，和DIP相比封裝體積較小，可輕易的放入體積較小的裝置中。
展開 
Moldex3D模流分析之前處理精靈及網格工具
圖一 噴嘴塑料區精靈提供多種噴嘴類型
圖二 軟件自動產生出高質量的噴嘴塑料區網格
IC封裝自動混合式網格精靈
Moldex3D Studio 2021前處理開始正式支持IC產品的網格制作，提供IC封裝自動混合式網格精靈，使用者在Studio就可以從頭到尾完成IC封裝模流分析的前后處理。第一階段先進行3D IC封裝組件建立(如圖三)：輸入2D IC草圖的曲線，利用此功能選框線，并設定Z方向位置、組件高度及屬性信息，即可建立出環氧樹脂(Epoxy)、基板(Substrate)、膠卷(Tape)、導線架(Leadframe)、芯片(Chip)、錫球(Bump)等IC組件。
圖三 3D IC封裝組件建立
第二階段透過IC網格自動建構精靈(如圖四)，設計變更后就能夠自動產生網格，省下可觀的時間，且能同時保有以往手堆網格的質量。圖五說明目前Studio IC封裝自動混合式網格精靈所支持的IC產品類型，涵括各種常見的IC產品，如轉注成型、壓縮成型、嵌入式晶圓級封裝(EWLP)和底部填充等等。同時還可支持復雜的幾何流道：運用BLM網格技術產生流道網格，IC組件則用Hybrid網格產生，澆口區域網格即可會自動銜接。
圖四 IC網格自動建構
圖五 Studio IC Auto Hybrid Mesh支持的IC產品類型
異型水路精靈
Moldex3d Studio 2021推出全新的異型水路精靈，提供更彈性且多元的異型水路設計結果。主要概念是依使用者提供的2D水路路徑快速投影產生異型水路，并加入以下特點：
(a) 可勾選水路是否要延伸到模壁，如圖六(a)。
(b) 可控制最小模壁厚度，以決定是否讓水路進入盲孔，如圖六(b)。
(c) 可投影至六個軸向，建構出產品凹穴內部的異型水路，加強散熱效果，如圖六(c)。
展開 技術分享丨淺談SiP系列-常用軟件工具篇（上）
Celsius Thermal Solver能夠與Cadence IC、封裝和基板設計平臺實現無縫集成。利用創新的多物理場技術應對這些挑戰。將實體結構有限元分析（FEA）與計算流體動力學（CFD）相結合，Celsius Thermal Solver可以在同一工具內完成系統分析。Celsius Thermal Solver幫助工程團隊結合電氣和熱力分析，進行電力和熱力流動仿真，從而獲得比傳統工具更精確的系統級熱力仿真結果。此外，Celsius Thermal Solver基于先進3D 結構中電力的實際流動，執行靜態（穩態）和動態（瞬態）電熱協同仿真，提供了對真實世界系統行為的預見性。
? PowerDC
PowerDC 能對IC封裝提供快速準確的直流分析和電熱協同分析，是一款能對基板和IC封裝設計進行電熱協同仿真分析的工具，其提供了一個詳細的工作流程幫助仿真工程師發現設計中隱含的直流壓降問題、電流密度問題和熱可靠性問題。PowerDC能支持多Die堆疊的封裝設計，能進行復雜設計的DRC檢查，可以得到Die、過孔和封裝等各組件的溫度，還可以得到JEDEC定義的各種封裝熱參數模型。
? OptimizePI
OptimizePI 應用Sigrity的電磁分析和優化算法可以使IC封裝PDS網絡的性能或成本達到最優。OptimizePI可以幫助設計人員自動地在合適的位置放置合適容值的去耦電容，來確保產品設計以最低的成本或最小的面積滿足電源分配系統（PDS）的性能目標，優化電源平面諧振，或者在不增加電容種類的情況下實現最佳的PI、EMI性能。
以上就是常見的設計及仿真工具，接下來會繼續介紹質量管理、先進封裝等章節，內容會持續更新，如想了解更多信息，請關注圖元TOPBRAIN公眾號，謝謝。
展開 案例20-基于模態分析法的印刷電路板組件動態仿真
由于對便利性和多功能性的需求增加，這些器件的設計重點是小型化，以適應更高密度和更小尺寸的集成電路（IC）封裝。這些設計限制要求更小的焊點和更細的間距，這導致了板級互連的脆弱性。在運輸和客戶使用過程中暴露于惡劣的動態載荷環境是PCB的一個關鍵問題。PSD分析模擬了在這些惡劣條件下遇到未知載荷的隨機激勵。
模態疊加法通過將一個大的線性動態系統轉化為一組使用法向模態系統的非耦合方程，從而有效地解決了該問題。疊加法的第一步是通過模態分析獲得系統的特征頻率和特征模態。然后進行下游的模態瞬態分析、模態諧波分析和頻譜分析。
在模態分析中，通常只提取低頻的一個子集，截斷高頻模態。因此，基于模態子空間的解的精度無法保證，盡管使用殘差向量可以提高精度。計算殘差向量并將其歸一化為提取的模態，然后可用于所有下游分析（模態瞬態、模態諧波和頻譜分析）。
使用應力/應變模式的直接組合方法，提高了模態疊加擴展通道的效率?？梢酝ㄟ^應用單元結果展開選項來激活模態分析中的展開。
問題描述
下面的模型是由三塊PCB堆疊在一起的PCB組件。利用加速度響應譜對該模型進行了基礎激勵下的PSD分析。目的是確定1-位移解，并比較有殘差向量和無殘差向量的結果的準確性。通過模態疊加展開（MXPAND）驗證了計算效率的提高。
建模
本節描述PCB組件的詳細建模。包括以下建模主題：
建模PCB結構
該組件由三塊堆疊在一起的PCB組成。每個PCB由一塊電路板組成，電路板頂部有IC封裝。該板為0.20m×0.28m矩形表面體，厚度為1mm。IC封裝為三維結構，每個厚度為5 mm。電路板采用SHELL181建模，適合分析薄到中等厚度的外殼結構。IC封裝采用SOLID186建模，這是一個三維20節點實體單元，表現出二次位移行為。疊層結構由五根垂直柱連接在一起。
展開 ANSYS定制工具套件解決方案助力ASE集團大幅推進半導體封裝技術研發
新一代工作流程不僅可顯著提高建模精準度，而且還可將研發時間縮短30%
2019年10月23日，匹茲堡訊 – 在ANSYS（NASDAQ：ANSS）的幫助下，ASE集團（ASE）工程師顯著提高了集成電路（IC）半導體封裝技術并大幅縮短了研發進程，從而可創建業界一流的芯片。利用ANSYS定制工具套件（ACT）解決方案，工程師能創建更精確的模型，能提高結構可靠性，并能加速設計進程，從而可縮短產品到達客戶手中的時間。
隨著IC制造工藝復雜程度的不斷提升，企業已將重點轉向產品設計，減少了專門用于仿真的研發時間。因此，工程師無從了解可靠性問題，這不僅不能創建理想的設計，而且產品可靠性還將受到影響，也可能需要大量的重復設計開支。為提高IC封裝技術，加速研發進程，工程師必須快速創建涵蓋無數場景的模型，才能發現設計問題，提高產品性能。
在充分利用廣泛的工藝經驗及最佳實踐基礎上，ASE開發了一款ANSYS ACT工作流程。這款優化的子建模自動解決方案不僅可提高IC封裝技術，而且還可加速研發進程。ASE的ANSYS ACT擴展方案可將復雜的手動分析轉化為自動搜索進程，識別開裂和界面層離等關鍵可靠性問題，從而顯著減少人為錯誤。這可幫助ASE工程師快速創建高精度模型，迅速確定最理想的解決方案，識別有問題的部件，并將整體研發時間縮短30%。
ASE集團負責企業研發的副總裁C.P. Hung表示： “ASE始終致力于構建完整的解決方案，發展IC封裝技術，強化設計與高產能制造。我們很高興能與ANSYS長期合作。通過ACT開發的自動分析技術是發展未來智能分析與設計、識別開裂和界面層離等潛在關鍵區域從復雜的人工逆向分析自動搜索進程轉變的第一步。ACT不僅將為市場帶來更多推出高級封裝技術和系統級設計的商機，而且還將加速客戶產品的發布?！?/span>
展開 