AI加速芯片設(shè)計(jì)
關(guān)注創(chuàng)建者：匿名 創(chuàng)建時(shí)間：2026-01-04
AI加速芯片設(shè)計(jì)的實(shí)例教程
很多做云數(shù)據(jù)中心技術(shù)的人，把FPGA稱為“萬能芯片”。
FPGA（Field Programmable Gate Array）即“現(xiàn)場可編程門陣列”，是指一切通過軟件手段更改、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯單元，完成既定設(shè)計(jì)功能的數(shù)字集成電路。如果門電路的規(guī)模足夠大，F(xiàn)PGA通過編程可以實(shí)現(xiàn)任意芯片的邏輯功能，例如ASIC、DSP甚至PC處理器等。
2015年，英特爾以167億美元收購了全球第二大FPGA芯片制造廠商Altera，讓許多人開始去了解FPGA在未來的發(fā)展趨勢，而英特爾當(dāng)時(shí)對未來五年數(shù)據(jù)中心格局的判斷是，2020年CPU+FPGA異構(gòu)計(jì)算將占據(jù)云數(shù)據(jù)中心市場的1/3。
36氪近日接觸到的FPGA芯片研發(fā)團(tuán)隊(duì)「菲數(shù)科技」， 希望通過開發(fā)FPGA技術(shù)，并將其運(yùn)用到云數(shù)據(jù)中心、人工智能等計(jì)算需求大的場景。
菲數(shù)目前主要開發(fā)異構(gòu)加速解決方案，產(chǎn)品形態(tài)主要分為兩類：硬件加速板卡以及FPGA IP。硬件加速板卡的銷售，包括板卡本體以及相應(yīng)的云開發(fā)環(huán)境；FPGA IP的銷售則提供菲數(shù)整套深度學(xué)習(xí)解決方案，包括板卡、FPGA IP（內(nèi)核模塊）方案以及用戶API（用戶應(yīng)用程序編程接口）。
菲數(shù)科技創(chuàng)始人兼CEO王文華告訴36氪，2017年亞馬遜在“云”上用了FPGA技術(shù)，“當(dāng)時(shí)這個(gè)技術(shù)火了以后，BAT等國內(nèi)互聯(lián)網(wǎng)企業(yè)也開始注意到或是開始進(jìn)入這個(gè)市場。”
同樣作為AI以及云技術(shù)常用的硬件GPU，從功能上來講其運(yùn)算方式更貼近與應(yīng)用軟件，且在高性能計(jì)算環(huán)境下優(yōu)于FPGA，F(xiàn)PGA的優(yōu)勢在于延遲短、功耗低、擴(kuò)展性強(qiáng)、做解決方案的時(shí)候更靈活，且在通訊行業(yè)有技術(shù)積累，就像聯(lián)網(wǎng)版的GPU，并擁有更多開放硬件接口。
王文華表示，F(xiàn)PGA目前在異構(gòu)加速領(lǐng)域的應(yīng)用主要分為兩類，一類是以微軟為代表的企業(yè)級(jí)應(yīng)用，一類是以亞馬遜為代表的云上應(yīng)用。
展開 Ansys AI技術(shù)可提高3D-IC設(shè)計(jì)的生產(chǎn)力，而更廣泛的合作則推動(dòng)了面向AI、HPC和高速數(shù)據(jù)通信半導(dǎo)體的創(chuàng)新3D-IC熱、機(jī)械應(yīng)力和光子解決方案發(fā)展
主要亮點(diǎn)
在設(shè)計(jì)3D集成電路（IC）組件時(shí)，Ansys人工智能（AI）驅(qū)動(dòng)的解決方案表現(xiàn)出更高的生產(chǎn)力，并為關(guān)鍵任務(wù)提供無縫自動(dòng)化
Ansys多物理場平臺(tái)，可支持臺(tái)積電客戶對不斷發(fā)展的3D-IC設(shè)計(jì)的可靠性分析需求
Ansys與臺(tái)積電攜手合作，為臺(tái)積電用于光學(xué)數(shù)據(jù)通信的緊湊型通用光子引擎（COUPE）開發(fā)了綜合全面的多物理場分析工作流程
近期，Ansys與臺(tái)積電擴(kuò)大合作范圍，利用AI推進(jìn)3D-IC設(shè)計(jì)，并為更廣泛的先進(jìn)半導(dǎo)體技術(shù)開發(fā)新一代多物理場解決方案。兩家公司共同開發(fā)了新的工作流程，用于分析3D-IC、光子、電磁（EM）和射頻（RF）設(shè)計(jì)，該流程可以實(shí)現(xiàn)更高的生產(chǎn)力。這些功能對于為高性能計(jì)算（HPC）、AI、數(shù)據(jù)中心連接和無線通信領(lǐng)域打造全球領(lǐng)先的半導(dǎo)體產(chǎn)品至關(guān)重要。
利用AI提高生產(chǎn)力
創(chuàng)建正確的3D-IC設(shè)計(jì)，以優(yōu)化熱和電氣效應(yīng)（例如通道剖面），需要大量耗時(shí)的設(shè)計(jì)流程。為了最大限度地減少這種限制，設(shè)計(jì)人員使用Ansys optiSLang?流程集成和優(yōu)化軟件，通過自動(dòng)化來快速確定最佳設(shè)計(jì)配置。通過將optiSLang和用于設(shè)計(jì)分析和建模的Ansys RaptorX?芯片優(yōu)化電磁求解器盡早集成到計(jì)流程中，該解決方案減少了電磁仿真次數(shù)，并展示了協(xié)同優(yōu)化的通道設(shè)計(jì)。這不僅節(jié)省了時(shí)間，還降低了設(shè)計(jì)成本并加快了產(chǎn)品上市進(jìn)程。
此外，臺(tái)積電、Ansys和Synopsys繼續(xù)開展長期合作，確保為客戶提供卓越的技術(shù)解決方案。
展開 該團(tuán)隊(duì)也采用多目標(biāo)演化算法（MOEA）高效探索數(shù)千種可行設(shè)計(jì)，再透過Moldex3D驗(yàn)證出最具效益的方案。最后，透過繪制帕雷托前沿（Pareto Front）來清楚呈現(xiàn)各指標(biāo)間的權(quán)衡關(guān)系（例如：須犧牲多少成型周期時(shí)間來獲得更均勻的溫度分布），而非提供單一的最佳值。
圖二、非線性主成分分析（Non-Linear Principal Component Analysis，NL-PCA）于優(yōu)化目標(biāo)選取之應(yīng)用
AI作為加速器，仿真作為基石
IPC團(tuán)隊(duì)再次透過上述流程驗(yàn)證異型水路設(shè)計(jì)，進(jìn)一步證實(shí)該方式不僅限于單次實(shí)驗(yàn)，而是一套能重復(fù)導(dǎo)入的方式，能實(shí)現(xiàn)更高質(zhì)量的模具設(shè)計(jì)、更短的成型周期。AI雖能加速探尋，但以物理為基礎(chǔ)的模擬仍是不可或缺的核心。模擬能帶來物理機(jī)制、材料行為的精確洞察，為類神經(jīng)網(wǎng)絡(luò)（ANN）、多目標(biāo)演化算法（MOEA）的搜尋結(jié)果奠定真實(shí)可靠的基礎(chǔ)。此外，Moldex3D所提供的纖維、熱傳與流動(dòng)分析洞察，有助于厘清問題根因（如積熱位置），并驗(yàn)證最終設(shè)計(jì)。最重要的是，在模具制造前就能先透過Moldex3D驗(yàn)證所有優(yōu)化數(shù)據(jù)指針，有效降低制造風(fēng)險(xiǎn)并減少量產(chǎn)成本。
圖三、考慮兩種替代澆口配置，并采用NL-PCA所選定之四項(xiàng)目標(biāo)條件下，經(jīng)多目標(biāo)演化算法所獲結(jié)果
展開 GF擁有高性能的單片集成硅光工藝解決方案，可以將RF CMOS與光子器件集成在同一個(gè)芯片上，實(shí)現(xiàn)更高的光電集成度，為數(shù)據(jù)中心和電信基礎(chǔ)設(shè)施提供更高的帶寬。
利用GF先進(jìn)的硅光和封裝技術(shù)，可以實(shí)現(xiàn)高性能的光互連，滿足城際、長距離和數(shù)據(jù)中心的通信應(yīng)用需求，同時(shí)最大化傳輸距離和能源效率。
Ansys擁有強(qiáng)大的Lumerical光子仿真工具，可幫助設(shè)計(jì)者理解并預(yù)測光在復(fù)雜結(jié)構(gòu)、光路和系統(tǒng)中的特性，助力客戶挖掘光子潛能，引領(lǐng)新技術(shù)和產(chǎn)品的開發(fā)。
Ansys和GF的最新合作提供了如下關(guān)鍵功能：1）基于工藝的自定義器件設(shè)計(jì)；2）基于Verilog-A的光電子系統(tǒng)仿真。這些功能支持精確的仿真結(jié)果，模型的兼容性，以及豐富的模型庫。
工藝兼容的自定義器件設(shè)計(jì)
Ansys基于工藝的自定義器件設(shè)計(jì)流程幫助設(shè)計(jì)者在仿真和優(yōu)化光子器件的過程中，時(shí)刻考慮到制造工藝，將設(shè)計(jì)版圖和制造工藝通過 “工藝文件” 連接起來，產(chǎn)生工藝兼容的三維結(jié)構(gòu)。
考慮到該功能對設(shè)計(jì)者的重要性，GF與Ansys聯(lián)合首次推出針對GF硅光方案的工藝文件，用戶現(xiàn)在可以更放心且更方便地進(jìn)行設(shè)計(jì)，因?yàn)樗麄兊腁nsys Lumerical仿真符合GF關(guān)于層厚、材料等一系列規(guī)范。
利用GF的工藝文件，Ansys設(shè)計(jì)了一個(gè)與GF兼容的自定義Y-splitter，并進(jìn)行了Lumerical FDTD仿真。如下圖所示，通過工藝文件所產(chǎn)生的三維結(jié)構(gòu)確保仿真與GF制造工藝兼容，用戶無需手動(dòng)地構(gòu)建工藝的每一層并檢查其準(zhǔn)確性。
展開 GF擁有高性能的單片集成硅光工藝解決方案，可以將RF CMOS與光子器件集成在同一個(gè)芯片上，實(shí)現(xiàn)更高的光電集成度，為數(shù)據(jù)中心和電信基礎(chǔ)設(shè)施提供更高的帶寬。
利用GF先進(jìn)的硅光和封裝技術(shù)，可以實(shí)現(xiàn)高性能的光互連，滿足城際、長距離和數(shù)據(jù)中心的通信應(yīng)用需求，同時(shí)最大化傳輸距離和能源效率。
Ansys擁有強(qiáng)大的Lumerical光子仿真工具，可幫助設(shè)計(jì)者理解并預(yù)測光在復(fù)雜結(jié)構(gòu)、光路和系統(tǒng)中的特性，助力客戶挖掘光子潛能，引領(lǐng)新技術(shù)和產(chǎn)品的開發(fā)。
Ansys和GF的最新合作提供了如下關(guān)鍵功能：1）基于工藝的自定義器件設(shè)計(jì)；2）基于Verilog-A的光電子系統(tǒng)仿真。這些功能支持精確的仿真結(jié)果，模型的兼容性，以及豐富的模型庫。
工藝兼容的自定義器件設(shè)計(jì)
Ansys基于工藝的自定義器件設(shè)計(jì)流程幫助設(shè)計(jì)者在仿真和優(yōu)化光子器件的過程中，時(shí)刻考慮到制造工藝，將設(shè)計(jì)版圖和制造工藝通過 “工藝文件” 連接起來，產(chǎn)生工藝兼容的三維結(jié)構(gòu)。
考慮到該功能對設(shè)計(jì)者的重要性，GF與Ansys聯(lián)合首次推出針對GF硅光方案的工藝文件，用戶現(xiàn)在可以更放心且更方便地進(jìn)行設(shè)計(jì)，因?yàn)樗麄兊腁nsys Lumerical仿真符合GF關(guān)于層厚、材料等一系列規(guī)范。
利用GF的工藝文件，Ansys設(shè)計(jì)了一個(gè)與GF兼容的自定義Y-splitter，并進(jìn)行了Lumerical FDTD仿真。如下圖所示，通過工藝文件所產(chǎn)生的三維結(jié)構(gòu)確保仿真與GF制造工藝兼容，用戶無需手動(dòng)地構(gòu)建工藝的每一層并檢查其準(zhǔn)確性。
與工藝兼容的 Y-splitter在Lumerical FDTD中的仿真。
展開 
AI加速芯片設(shè)計(jì)的相關(guān)專題、標(biāo)簽、搜索
AI加速芯片設(shè)計(jì)的最新內(nèi)容
從反復(fù)試誤到結(jié)構(gòu)化搜尋
葡萄牙米尼奧大學(xué)（University of Minho）的聚合物與復(fù)合材料研究所（Institute of Polymers and Composites，IPC），運(yùn)用仿真與人工智能（AI），解決射出成型中最棘手的其中一項(xiàng)瓶頸：在不犧牲質(zhì)量的前提下，實(shí)現(xiàn)快速且均勻的冷卻。IPC團(tuán)隊(duì)采用「仿真優(yōu)先」的工作流程，并結(jié)合基于主成分分析（PCA）的目標(biāo)篩選、類神經(jīng)網(wǎng)絡(luò)
新思科技與 AMD 合作的項(xiàng)目入選世界經(jīng)濟(jì)論壇（World Economic Forum）的 MINDS（Meaningful, Intelligent, Novel, Deployable Solutions，即“有意義、智能化、創(chuàng)新性、可部署的解決方案”）人工智能項(xiàng)目。該項(xiàng)認(rèn)可意味著，兩家公司躋身全球在人工智能領(lǐng)域具有領(lǐng)先實(shí)踐的創(chuàng)新組織之列——這些組織不僅在技術(shù)上實(shí)現(xiàn)突破，更以落地應(yīng)用產(chǎn)生了可衡量的實(shí)際成效
隨著系統(tǒng)復(fù)雜度和性能需求的提升，傳統(tǒng)單芯片設(shè)計(jì)已無法滿足高帶寬、低功耗要求。Multi-Die設(shè)計(jì)成為行業(yè)趨勢，推動(dòng)先進(jìn)封裝技術(shù)快速發(fā)展。在新思科技芯課程系列中，1月30日「加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計(jì)實(shí)現(xiàn)」主題即將上線。
本課程深入解析Multi-Die的核心方法，包括架構(gòu)探索、封裝選擇、互連規(guī)劃及多物理場分析。依托新思科技Multi-die解決方案，實(shí)現(xiàn)從可行性分析到簽核的統(tǒng)一流程
<p class="ql-align-justify"><strong>1月30日，</strong>新思科技芯課程4.0<strong>「加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計(jì)實(shí)現(xiàn)」</strong>正式開講！本次芯課程將聚焦多芯片設(shè)計(jì)核心方法，依托新思科技 Multi-die 解決方案，詳解從架構(gòu)探索到簽核的全流程技術(shù)，助力打造高性能低功耗下一代系統(tǒng)。</p><p class="ql-align-justify
Ansys AI技術(shù)可提高3D-IC設(shè)計(jì)的生產(chǎn)力，而更廣泛的合作則推動(dòng)了面向AI、HPC和高速數(shù)據(jù)通信半導(dǎo)體的創(chuàng)新3D-IC熱、機(jī)械應(yīng)力和光子解決方案發(fā)展
主要亮點(diǎn)
在設(shè)計(jì)3D集成電路（IC）組件時(shí)，Ansys人工智能（AI）驅(qū)動(dòng)的解決方案表現(xiàn)出更高的生產(chǎn)力，并為關(guān)鍵任務(wù)提供無縫自動(dòng)化
Ansys多物理場平臺(tái)，可支持臺(tái)積電客戶對不斷發(fā)展的3D-IC設(shè)計(jì)的可靠性分析需求
EDA大廠競相在自家產(chǎn)品中導(dǎo)入人工智能(AI)，試圖借此加快芯片設(shè)計(jì)/模擬的速度。美國國防部旗下的先進(jìn)研究計(jì)劃署(DARPA)，也已設(shè)定「全自動(dòng)芯片設(shè)計(jì)」的宏大目標(biāo)，并廣邀硅智財(cái)(IP)跟工具業(yè)者參與這項(xiàng)挑戰(zhàn)性極高的研究計(jì)劃。此一目標(biāo)不會(huì)很快實(shí)現(xiàn)，但趨勢如此，IC設(shè)計(jì)產(chǎn)業(yè)與相關(guān)從業(yè)人員，必須在這一天到來之前做好因應(yīng)準(zhǔn)備。
利用人工智能技術(shù)來加快芯片設(shè)計(jì)流程，是最近兩、三年來在EDA
谷歌用AI取代人類芯片專家、6小時(shí)完成快速芯片布圖布局的研究，在今年6月登上了國際學(xué)術(shù)頂刊Nature，該方法已經(jīng)被用在設(shè)計(jì)第五代谷歌專用AI芯片TPU中，玩起“用AI設(shè)計(jì)AI芯片加速AI計(jì)算設(shè)計(jì)AI芯片……”的循環(huán)。
越來越豐富的IP核和更加好用的EDA工具，不僅降低了芯片設(shè)計(jì)的準(zhǔn)入門檻，也為研發(fā)團(tuán)隊(duì)節(jié)約了更多時(shí)間和人力成本。
本文原刊登于Ansys Blog：《Ansys and GLOBALFOUNDRIES Team to Accelerate Photonic Integrated Circuit Design》
作者：Milad Mahpeykar | Peter Hallschmid | Frederick Anderson | Vikas Gupta
編輯整理：
本文原刊登于Ansys Blog：《Ansys and GLOBALFOUNDRIES Team to Accelerate Photonic Integrated Circuit Design》
作者：Milad Mahpeykar | Peter Hallschmid | Frederick Anderson | Vikas Gupta
編輯整理：王旭
創(chuàng)天科技、清華大學(xué)、西安電子科技大學(xué)和杭州電子科技大學(xué)剛剛聯(lián)合發(fā)布的一篇論文，提出了一種新的神經(jīng)網(wǎng)絡(luò)架構(gòu)，讓AI在不聲不響間，又掌握了新的技能：設(shè)計(jì)微波集成電路。
這個(gè)全新的神經(jīng)網(wǎng)絡(luò)架構(gòu)名叫“關(guān)系歸納神經(jīng)網(wǎng)絡(luò)”，能夠總結(jié)和歸納微波集成電路內(nèi)在的電磁規(guī)律，自己學(xué)會(huì)設(shè)計(jì)和調(diào)試，結(jié)果顯示，AI設(shè)計(jì)的集成電路性能完全可以媲美最好的人類設(shè)計(jì)師。
我國的集成電路產(chǎn)業(yè)在國家的大力扶持下經(jīng)歷了高速的發(fā)展
