AI加速芯片設計的案例
AI、“云”都需要芯片技術基礎，「菲數科技」以FPGA布局運算加速產業
很多做云數據中心技術的人，把FPGA稱為“萬能芯片”。
FPGA（Field Programmable Gate Array）即“現場可編程門陣列”，是指一切通過軟件手段更改、配置器件內部連接結構和邏輯單元，完成既定設計功能的數字集成電路。如果門電路的規模足夠大，FPGA通過編程可以實現任意芯片的邏輯功能，例如ASIC、DSP甚至PC處理器等。
2015年，英特爾以167億美元收購了全球第二大FPGA芯片制造廠商Altera，讓許多人開始去了解FPGA在未來的發展趨勢，而英特爾當時對未來五年數據中心格局的判斷是，2020年CPU+FPGA異構計算將占據云數據中心市場的1/3。
36氪近日接觸到的FPGA芯片研發團隊「菲數科技」， 希望通過開發FPGA技術，并將其運用到云數據中心、人工智能等計算需求大的場景。
菲數目前主要開發異構加速解決方案，產品形態主要分為兩類：硬件加速板卡以及FPGA IP。硬件加速板卡的銷售，包括板卡本體以及相應的云開發環境；FPGA IP的銷售則提供菲數整套深度學習解決方案，包括板卡、FPGA IP（內核模塊）方案以及用戶API（用戶應用程序編程接口）。
菲數科技創始人兼CEO王文華告訴36氪，2017年亞馬遜在“云”上用了FPGA技術，“當時這個技術火了以后，BAT等國內互聯網企業也開始注意到或是開始進入這個市場。”
同樣作為AI以及云技術常用的硬件GPU，從功能上來講其運算方式更貼近與應用軟件，且在高性能計算環境下優于FPGA，FPGA的優勢在于延遲短、功耗低、擴展性強、做解決方案的時候更靈活，且在通訊行業有技術積累，就像聯網版的GPU，并擁有更多開放硬件接口。
王文華表示，FPGA目前在異構加速領域的應用主要分為兩類，一類是以微軟為代表的企業級應用，一類是以亞馬遜為代表的云上應用。
展開 客戶案例 | 臺積電通過集成AI技術加速3D-IC設計，進一步擴大與Ansys的合作
Ansys AI技術可提高3D-IC設計的生產力，而更廣泛的合作則推動了面向AI、HPC和高速數據通信半導體的創新3D-IC熱、機械應力和光子解決方案發展
主要亮點
在設計3D集成電路（IC）組件時，Ansys人工智能（AI）驅動的解決方案表現出更高的生產力，并為關鍵任務提供無縫自動化
Ansys多物理場平臺，可支持臺積電客戶對不斷發展的3D-IC設計的可靠性分析需求
Ansys與臺積電攜手合作，為臺積電用于光學數據通信的緊湊型通用光子引擎（COUPE）開發了綜合全面的多物理場分析工作流程
近期，Ansys與臺積電擴大合作范圍，利用AI推進3D-IC設計，并為更廣泛的先進半導體技術開發新一代多物理場解決方案。兩家公司共同開發了新的工作流程，用于分析3D-IC、光子、電磁（EM）和射頻（RF）設計，該流程可以實現更高的生產力。這些功能對于為高性能計算（HPC）、AI、數據中心連接和無線通信領域打造全球領先的半導體產品至關重要。
利用AI提高生產力
創建正確的3D-IC設計，以優化熱和電氣效應（例如通道剖面），需要大量耗時的設計流程。為了最大限度地減少這種限制，設計人員使用Ansys optiSLang?流程集成和優化軟件，通過自動化來快速確定最佳設計配置。通過將optiSLang和用于設計分析和建模的Ansys RaptorX?芯片優化電磁求解器盡早集成到計流程中，該解決方案減少了電磁仿真次數，并展示了協同優化的通道設計。這不僅節省了時間，還降低了設計成本并加快了產品上市進程。
此外，臺積電、Ansys和Synopsys繼續開展長期合作，確保為客戶提供卓越的技術解決方案。
展開 Moldex3D仿真分析之仿真驅動和AI加速的工作流程優化異型水路設計
該團隊也采用多目標演化算法（MOEA）高效探索數千種可行設計，再透過Moldex3D驗證出最具效益的方案。最后，透過繪制帕雷托前沿（Pareto Front）來清楚呈現各指標間的權衡關系（例如：須犧牲多少成型周期時間來獲得更均勻的溫度分布），而非提供單一的最佳值。
圖二、非線性主成分分析（Non-Linear Principal Component Analysis，NL-PCA）于優化目標選取之應用
AI作為加速器，仿真作為基石
IPC團隊再次透過上述流程驗證異型水路設計，進一步證實該方式不僅限于單次實驗，而是一套能重復導入的方式，能實現更高質量的模具設計、更短的成型周期。AI雖能加速探尋，但以物理為基礎的模擬仍是不可或缺的核心。模擬能帶來物理機制、材料行為的精確洞察，為類神經網絡（ANN）、多目標演化算法（MOEA）的搜尋結果奠定真實可靠的基礎。此外，Moldex3D所提供的纖維、熱傳與流動分析洞察，有助于厘清問題根因（如積熱位置），并驗證最終設計。最重要的是，在模具制造前就能先透過Moldex3D驗證所有優化數據指針，有效降低制造風險并減少量產成本。
圖三、考慮兩種替代澆口配置，并采用NL-PCA所選定之四項目標條件下，經多目標演化算法所獲結果
展開 GLOBAL FOUNDRIES攜手Ansys加速硅光芯片設計
GF擁有高性能的單片集成硅光工藝解決方案，可以將RF CMOS與光子器件集成在同一個芯片上，實現更高的光電集成度，為數據中心和電信基礎設施提供更高的帶寬。
利用GF先進的硅光和封裝技術，可以實現高性能的光互連，滿足城際、長距離和數據中心的通信應用需求，同時最大化傳輸距離和能源效率。
Ansys擁有強大的Lumerical光子仿真工具，可幫助設計者理解并預測光在復雜結構、光路和系統中的特性，助力客戶挖掘光子潛能，引領新技術和產品的開發。
Ansys和GF的最新合作提供了如下關鍵功能：1）基于工藝的自定義器件設計；2）基于Verilog-A的光電子系統仿真。這些功能支持精確的仿真結果，模型的兼容性，以及豐富的模型庫。
工藝兼容的自定義器件設計
Ansys基于工藝的自定義器件設計流程幫助設計者在仿真和優化光子器件的過程中，時刻考慮到制造工藝，將設計版圖和制造工藝通過 “工藝文件” 連接起來，產生工藝兼容的三維結構。
考慮到該功能對設計者的重要性，GF與Ansys聯合首次推出針對GF硅光方案的工藝文件，用戶現在可以更放心且更方便地進行設計，因為他們的Ansys Lumerical仿真符合GF關于層厚、材料等一系列規范。
利用GF的工藝文件，Ansys設計了一個與GF兼容的自定義Y-splitter，并進行了Lumerical FDTD仿真。如下圖所示，通過工藝文件所產生的三維結構確保仿真與GF制造工藝兼容，用戶無需手動地構建工藝的每一層并檢查其準確性。
展開 
GLOBAL FOUNDRIES攜手Ansys加速硅光芯片設計
GF擁有高性能的單片集成硅光工藝解決方案，可以將RF CMOS與光子器件集成在同一個芯片上，實現更高的光電集成度，為數據中心和電信基礎設施提供更高的帶寬。
利用GF先進的硅光和封裝技術，可以實現高性能的光互連，滿足城際、長距離和數據中心的通信應用需求，同時最大化傳輸距離和能源效率。
Ansys擁有強大的Lumerical光子仿真工具，可幫助設計者理解并預測光在復雜結構、光路和系統中的特性，助力客戶挖掘光子潛能，引領新技術和產品的開發。
Ansys和GF的最新合作提供了如下關鍵功能：1）基于工藝的自定義器件設計；2）基于Verilog-A的光電子系統仿真。這些功能支持精確的仿真結果，模型的兼容性，以及豐富的模型庫。
工藝兼容的自定義器件設計
Ansys基于工藝的自定義器件設計流程幫助設計者在仿真和優化光子器件的過程中，時刻考慮到制造工藝，將設計版圖和制造工藝通過 “工藝文件” 連接起來，產生工藝兼容的三維結構。
考慮到該功能對設計者的重要性，GF與Ansys聯合首次推出針對GF硅光方案的工藝文件，用戶現在可以更放心且更方便地進行設計，因為他們的Ansys Lumerical仿真符合GF關于層厚、材料等一系列規范。
利用GF的工藝文件，Ansys設計了一個與GF兼容的自定義Y-splitter，并進行了Lumerical FDTD仿真。如下圖所示，通過工藝文件所產生的三維結構確保仿真與GF制造工藝兼容，用戶無需手動地構建工藝的每一層并檢查其準確性。
與工藝兼容的 Y-splitter在Lumerical FDTD中的仿真。
展開 EDA引入AI輔助芯片設計，對工程師意味著什么？
圖3 機器學習在工程領域的潛力應用
目前在芯片設計過程中，開發者最常遇到的問題，是由先進制程所帶來的電子遷移(Electron Migration, EM)、時序(Timing)與功率(Power)問題。這些問題就很適合用機器學習的方法來解。Ansys已經跟NVIDIA合作發展出一套輔助工具，讓已經完成線路布局的芯片設計，在模擬環境中進行分析，看芯片會不會遇到EM相關問題，以判斷線路布局是否需要修改(圖4) 。
圖4 以機器學習為基礎的EM輔助系統
傳統上，當芯片開發團隊完成線路布局后，是用工程團隊所設定的條件去進行模擬，但因為模擬需要耗費相當長的時間，因此開發團隊設定的模擬情境很難涵蓋周延。但在ML的輔助之下，機器學習可以幫工程師注意到以前沒關注的盲點，從而在芯片還在設計階段就把可能出現的問題排除。
AI不是萬能設計最佳化還得靠人腦
雖然用機器學習或人工智能來設計芯片將是未來趨勢，而且有越來越多芯片設計開發的環節開始使用相關工具，但誠如張嘉鴻所言，機器學習只是眾多工具中的一種，不是所有問題的萬靈丹。因此，人在芯片設計的整個過程中，還是會扮演非常重要的角色，只是專注的工作跟現在不一樣。
明導國際(Mentor Graphic)執行長Walden Rhines(圖5)就表示，人工智能是許多學運算科學的人都研究過的題目，在他還是個年輕工程師的時候，就有參與過類似的開發專案。看到現在人工智能的蓬勃發展，一方面有終于熬到出頭天的感慨，但另一方面還是得指出，神經網路(Neuro Network, NN)、機器學習這些人工智能技術，在應用上還是有其限制，不應該把AI神化。
展開 AI自動設計的芯片誕生了，不輸工程師
創天科技、清華大學、西安電子科技大學和杭州電子科技大學剛剛聯合發布的一篇論文，提出了一種新的神經網絡架構，讓AI在不聲不響間，又掌握了新的技能：設計微波集成電路。
這個全新的神經網絡架構名叫“關系歸納神經網絡”，能夠總結和歸納微波集成電路內在的電磁規律，自己學會設計和調試，結果顯示，AI設計的集成電路性能完全可以媲美最好的人類設計師。
我國的集成電路產業在國家的大力扶持下經歷了高速的發展，但與世界先進水平還有著差距，從2013年至今我國每年集成電路的進口額超過了石油，成為第一大宗進口商品。歐美各國為鞏固其優勢地位，尤其為了削弱我國在新一代電子信息技術、半導體集成電路領域的快速發展的能力，不約而同的采取措施，力求最大限度的制約我國研發或生產高端芯片及元器件。
同時，美國為了保證自己在芯片產業的核心地位，2018年7月，美國首次“電子復興計劃”峰會（ERI Summit）在舊金山拉開帷幕。由美國國防部高級研究計劃局DARPA組織。這次大會上，美國的電子復興五年計劃，選出了第一批入圍扶持項目：電子裝置的智能設計（IDE Automation）。IDEA旨在創建一個“無需人工參與”（no human in the loop）的芯片布局規劃（layout）生成器，讓沒什么專業知識的用戶也能在一天內完成硬件設計。而DARPA的愿景，是最終讓機器取代人類進行芯片設計。
現在高水準的集成電路AI已經在中國出現了。
集成電路AI難在哪里？
在最新披露的論文里，創天科技表示雖然AlphaGo已經是AI里程碑，但下圍棋與現實世界相比，仍然是一個非常簡單的問題。
展開 EDA引入AI輔助芯片設計，對工程師意味著什么？
Ansys已經跟NVIDIA合作發展出一套輔助工具，讓已經完成線路布局的芯片設計，在模擬環境中進行分析，看芯片會不會遇到EM相關問題，以判斷線路布局是否需要修改(圖4) 。
圖4 以機器學習為基礎的EM輔助系統
傳統上，當芯片開發團隊完成線路布局后，是用工程團隊所設定的條件去進行模擬，但因為模擬需要耗費相當長的時間，因此開發團隊設定的模擬情境很難涵蓋周延。但在ML的輔助之下，機器學習可以幫工程師注意到以前沒關注的盲點，從而在芯片還在設計階段就把可能出現的問題排除。
AI不是萬能設計最佳化還得靠人腦
雖然用機器學習或人工智能來設計芯片將是未來趨勢，而且有越來越多芯片設計開發的環節開始使用相關工具，但誠如張嘉鴻所言，機器學習只是眾多工具中的一種，不是所有問題的萬靈丹。因此，人在芯片設計的整個過程中，還是會扮演非常重要的角色，只是專注的工作跟現在不一樣。
明導國際(Mentor Graphic)執行長Walden Rhines(圖5)就表示，人工智能是許多學運算科學的人都研究過的題目，在他還是個年輕工程師的時候，就有參與過類似的開發專案。看到現在人工智能的蓬勃發展，一方面有終于熬到出頭天的感慨，但另一方面還是得指出，神經網路(Neuro Network, NN)、機器學習這些人工智能技術，在應用上還是有其限制，不應該把AI神化。
圖5 明導國際執行長Walden Rhines認為，機器學習在EDA領域的應用還在發展中，而且有些IC設計步驟所遭遇的問題未必適合用機器學習來解決。
以IC設計為例，用機器學習來做芯片繞線布局，其實是非常「粗放」的。雖然用這種方法可以加快芯片設計的速度，但很難做到面積、功耗或性能的最佳化。
展開 芯課程第三講 | 加速創新：異構多芯片系統中的數字設計實現
隨著系統復雜度和性能需求的提升，傳統單芯片設計已無法滿足高帶寬、低功耗要求。Multi-Die設計成為行業趨勢，推動先進封裝技術快速發展。在新思科技芯課程系列中，1月30日「加速創新：異構多芯片系統中的數字設計實現」主題即將上線。
本課程深入解析Multi-Die的核心方法，包括架構探索、封裝選擇、互連規劃及多物理場分析。依托新思科技Multi-die解決方案，實現從可行性分析到簽核的統一流程，涵蓋3D堆疊、自動化 TSV 與微凸點規劃、互連路由及熱、功率、信號完整性驗證，助力打造高性能、低功耗的下一代系統。
時間：1 月30日（星期五），14:00–15:00
地點：線上直播
講師簡介：
樊恩辰 | 新思科技資深應用工程師
畢業于南京大學，擁有10年行業經驗，深耕芯片設計技術支持，在Multi-die架構探索與實現方面具備豐富實踐。
參與方式：微信掃碼免費報名
展開 1.30直播預告丨加速創新：異構多芯片系統中的數字設計實現
<p class="ql-align-justify"><strong>1月30日，</strong>新思科技芯課程4.0<strong>「加速創新：異構多芯片系統中的數字設計實現」</strong>正式開講！本次芯課程將聚焦多芯片設計核心方法，依托新思科技 Multi-die 解決方案，詳解從架構探索到簽核的全流程技術，助力打造高性能低功耗下一代系統。</p><p class="ql-align-justify"><strong>時間</strong>：1 月 30 日（星期五），14:00-15:00</p><p class="ql-align-justify"><strong>地點</strong>：線上直播</p><p><strong>講師簡介：</strong></p><p><strong style="color: rgb(25, 25, 25);">樊恩辰| 新思科技資深應用工程師</strong></p><p>畢業于南京大學，擁有10年行業經驗，深耕芯片設計技術支持，在Multi-die架構探索與實現方面具備豐富實踐。
展開 新思科技攜手AMD榮登世界經濟論壇MINDS榜單，生成式與自主式AI推動芯片設計進入全新階段
Shankar Krishnamoorthy
首席產品開發官
新思科技
從強化學習到 Copilot 輔助功能，新思科技的 AI 能力正在助力 AMD 持續縮短芯片設計周期并提升開發者的生產力。我們為與新思科技長期的合作伙伴關系感到自豪，并期待繼續攜手通過代理式（Agentic）AI 共同開啟芯片設計的下一個前沿。
Brian Amick
技術與工程高級副總裁
AMD
新思科技與 AMD 因其在利用 AI 重塑芯片設計流程方面的突出成果而獲選。世界經濟論壇在《超越承諾的實證：2025 年 MINDS 組織的真實世界 AI 落地洞察》中指出：“在半導體芯片設計中，人類智慧至關重要，但人才短缺正在持續威脅行業發展。AMD 正利用新思科技的強化學習與代理式（Agentic）工作流承擔更多執行任務，從而最大化發揮工程專家的知識與時間投入。他們的方法使芯片設計速度提升一倍，拓展了可行設計方案的范圍，并縮短了產品上市時間。”
基于雙方長期合作關系，新思科技與 AMD 已引入面向設計、驗證與簽核階段的 AI 驅動流程，帶來了對 AMD 極具影響力的轉變性成果：
設計與驗證階段的整體生產力翻倍
設計空間探索能力擴大 25%，使團隊能夠評估更廣泛的方案
總體設計成本降低至原來的五分之一
簽核時間縮短 50%，且后期變更減少
更快的設計周期提升了可靠性并減少缺陷
展開 
科技巨頭為何紛紛跨界造芯？
阿里平頭哥則是國內RISC-V領域的代表玩家，不僅基于RISC-V研發了高性能處理器IP核玄鐵系列，還推出擁有MCU、AI等多類加速IP的一站式芯片設計平臺無劍。這些使得芯片設計變得更容易，研發周期和開發成本也進一步降低，許多國內芯片公司已推出基于玄鐵IP的芯片產品。
據Semiwiki報道，2020年半導體芯片設計IP銷售額同比增長16.7%，是自2000年以來最好的增長年份，其中Arm穩坐龍頭，市場份額占逾40%，第二、三名分別是新思科技（Synopsys）和楷登電子（Cadence），這兩家分別是全球EDA領域的老大和老二。
▲2020年芯片設計IP市場份額（來源：Semiwiki）
被譽為“芯片之母”的EDA，是設計芯片所需的軟件工具，亦是提升芯片設計效率的主心骨。
近幾年來，EDA領域逐漸呈現EDA上云、智能化等趨勢。例如去年Synopsys推出業界首個用于芯片設計的自主AI應用程序DSO.ai，能迅速找到芯片設計流程中的最優解，把原本需多位設計專家耗時1個多月才能完成的設計時長縮短至3天。
不久之前，Cadence推出了一款完全基于機器學習的智能芯片設計工具，實現了10倍生產效率提升和20%的PPA（功耗、性能、面積）提升，并且減少了設計所需工程量。
谷歌用AI取代人類芯片專家、6小時完成快速芯片布圖布局的研究，在今年6月登上了國際學術頂刊Nature，該方法已經被用在設計第五代谷歌專用AI芯片TPU中，玩起“用AI設計AI芯片加速AI計算設計AI芯片……”的循環。
越來越豐富的IP核和更加好用的EDA工具，不僅降低了芯片設計的準入門檻，也為研發團隊節約了更多時間和人力成本。
芯片開發正變得愈發容易，但挑戰依然存在。
04.
展開 