本文原刊登于Ansys Blog：《Ansys and GLOBALFOUNDRIES Team to Accelerate Photonic Integrated Circuit Design》

作者：Milad Mahpeykar | Peter Hallschmid | Frederick Anderson | Vikas Gupta

編輯整理：王旭（Ansys Lumerical 資深研發經理）

Ansys與全球領先的特殊工藝半導體制造商GLOBAL FOUNDRIES（GF）展開合作，利用集成光子技術幫助解決數字世界的現實需求。

GF擁有高性能的單片集成硅光工藝解決方案，可以將RF CMOS與光子器件集成在同一個芯片上，實現更高的光電集成度，為數據中心和電信基礎設施提供更高的帶寬。

利用GF先進的硅光和封裝技術，可以實現高性能的光互連，滿足城際、長距離和數據中心的通信應用需求，同時最大化傳輸距離和能源效率。

Ansys擁有強大的Lumerical光子仿真工具，可幫助設計者理解并預測光在復雜結構、光路和系統中的特性，助力客戶挖掘光子潛能，引領新技術和產品的開發。

Ansys和GF的最新合作提供了如下關鍵功能：1）基于工藝的自定義器件設計；2）基于Verilog-A的光電子系統仿真。這些功能支持精確的仿真結果，模型的兼容性，以及豐富的模型庫。

Ansys基于工藝的自定義器件設計流程幫助設計者在仿真和優化光子器件的過程中，時刻考慮到制造工藝，將設計版圖和制造工藝通過 “工藝文件” 連接起來，產生工藝兼容的三維結構。

考慮到該功能對設計者的重要性，GF與Ansys聯合首次推出針對GF硅光方案的工藝文件，用戶現在可以更放心且更方便地進行設計，因為他們的Ansys Lumerical仿真符合GF關于層厚、材料等一系列規范。

利用GF的工藝文件，Ansys設計了一個與GF兼容的自定義Y-splitter，并進行了Lumerical FDTD仿真。如下圖所示，通過工藝文件所產生的三維結構確保仿真與GF制造工藝兼容，用戶無需手動地構建工藝的每一層并檢查其準確性。

與工藝兼容的 Y-splitter在Lumerical FDTD中的仿真。通過版圖和GF硅光工藝文件產生三維結構，使仿真與GF制造工藝兼容

Verilog-A是一種常用的仿真CMOS電路緊湊模型的語言。隨著與CMOS兼容的硅光技術的發展，人們也開始探索利用Verilog-A來進行光電混合仿真。然而，由于缺乏標準，光學Verilog-A的發展在業界相對支離破碎，導致不同機構提供的模型不兼容。

為了幫助設計者克服這項障礙，GF和Ansys聯手，共同開發了Verilog-A轉換器，使雙方的光學Verilog-A模型兼容（業界首例）。用戶現在可以在同一個光電系統中同時使用Ansys和GF的模型，還可以利用Lumerical CML Compiler自動產生任意自定義器件的緊湊模型（自定義器件可利用上述的與工藝兼容的器件設計流程）。

如下圖所示，馬赫澤德干涉儀是常用在光收發模塊中的馬赫澤德調制器的基礎，設計者可在Ansys和GF模型之間添加了Verilog-A轉換器，充分利用Ansys和GF提供的豐富的模型庫，以及CML Compiler的自動模型生成功能，而無需自己編寫Verilog-A代碼。

綜合利用Ansys和GF的Verilog-A模型仿真馬赫澤德干涉儀，Verilog-A轉換器使雙方模型兼容

Lumerical專注光子仿真和建模領域，其光子仿真產品是設計人員了解光并預測光在復雜結構，電路和系統中行為的工具?？偛课挥诩幽么鬁馗缛A，自2003年成立以來，已被10,000多種學術出版物和專利參考，已發展為光子學界引用最廣泛的工具之一，用戶遍布50多個國家/地區，包括標準普爾1200全球IT指數中排名前15位的公司中的10家，以及泰晤士報高等級評定的教育排名前50大研究型大學中的46所。2020年3月，Ansys宣布與Lumerical達成最終收購協議。