3D封裝
關(guān)注創(chuàng)建者：匿名 創(chuàng)建時(shí)間：2021-11-08
3D封裝的視頻教程
Ansys 2.5D/3D IC封裝仿真分析案例介紹
適用人群：半導(dǎo)體行業(yè)客戶，包含芯片、封裝設(shè)計(jì)人員 2.5D/3D IC相比較傳統(tǒng)IC具有更高的功能密度。
免費(fèi) 57分鐘 1029播放
查看
HFSS-PI實(shí)現(xiàn)芯片封裝電源網(wǎng)絡(luò)高效精準(zhǔn)建模
在其今年發(fā)布的2019R3版本中，新增了電源完整性仿真求解器（HFSS-PI solver），可以精準(zhǔn)快速的對(duì)芯片封裝進(jìn)行3D全波的電源完整性仿真分析。 本直播將以講解結(jié)合實(shí)際操作的方式，介紹HFSS的新功能——HFSS-PI求解器 如何對(duì)芯片封裝電源進(jìn)行仿真分析的整體解決方案。
免費(fèi) 1小時(shí)16分鐘 661播放
查看
3D封裝的實(shí)例教程
臺(tái)積電雖然定位于晶圓代工業(yè)務(wù)，對(duì)于先進(jìn)封裝也極為重視，數(shù)年前便推出WLSI(Wafer-Level-System-Integration)技術(shù)平臺(tái)，應(yīng)對(duì)異構(gòu)集成趨勢。該平臺(tái)包括CoWoS封裝、InFO封裝等晶圓級(jí)封裝技術(shù)。2018年中期臺(tái)積電又推出了接近 3D封裝層次的多芯片堆疊技術(shù) SoIC，主要是針對(duì) 10nm 以下的工藝技術(shù)進(jìn)行晶圓級(jí)接合。據(jù)DIGITIMES消息，臺(tái)積電內(nèi)部已經(jīng)把SoIC正式列入WLSI平臺(tái)，并稱一兩年內(nèi)采用SoIC封裝的產(chǎn)品將會(huì)商品化。另有消息稱，賽靈思與臺(tái)積電公司已經(jīng)就7nm工藝和3D IC技術(shù)開展合作，將共同打造其下一代All Programmable FPGA、MPSoC和3D IC。
在2018年舉行的三星晶圓代工論壇上，三星公布了在封測領(lǐng)域的路線圖。三星目前已經(jīng)可以提供2.5D封裝層次的I-Cube技術(shù)，同時(shí)計(jì)劃2019年推出3D SiP系統(tǒng)級(jí)封裝。三星的IC設(shè)計(jì)服務(wù)合作伙伴智原也在先進(jìn)封裝工藝方面與其進(jìn)行配合，提供與3D SiP 封裝工藝相對(duì)應(yīng)的方案。
中芯國際對(duì)3D封裝技術(shù)也有所布局，2014年它與長電科技合資建立中芯長電半導(dǎo)體公司。中芯長電面向凸塊加工(Bumping)等中段硅片工藝進(jìn)行代工制造。2016年中芯長電14納米凸塊加工實(shí)現(xiàn)量產(chǎn)。這也意味著，中芯國際在3D封裝技術(shù)上邁出了重要一步。
專業(yè)封測廠面臨新挑戰(zhàn)
隨著3D封裝的重要性不斷提升，盡管英特爾、臺(tái)積電等均表示，開發(fā)3D封裝技術(shù)的主要目標(biāo)，并非要與專業(yè)封測代工廠(OSAT)競爭，但是這一趨勢必然會(huì)對(duì)原有產(chǎn)業(yè)格局造成影響。
展開 于是集成電路業(yè)者開始探討后摩爾定律時(shí)代下集成電路的發(fā)展方向，而3D封裝則是其中一個(gè)選擇。
包括英特爾、臺(tái)積電、三星和一些OSAT廠都投入到3D封裝的研發(fā)當(dāng)中去。
3D封裝是什么
3D封裝號(hào)稱是超越摩爾定律瓶頸的最大“殺手锏”，又稱立體封裝技術(shù)，是在X-Y平臺(tái)的二維封裝的基礎(chǔ)上向z方向發(fā)展的高密度封裝技術(shù)。
與傳統(tǒng)封裝相比，使用3D技術(shù)可縮短尺寸、減輕重量達(dá)40-50倍;在速度方面，3D技術(shù)節(jié)約的功率可使3D元件以每秒更快的轉(zhuǎn)換速度運(yùn)轉(zhuǎn)而不增加能耗，寄生性電容和電感得以降低，同時(shí)，3D封裝也能更有效地利用硅片的有效區(qū)域。這種封裝在集成度、性能、功耗等方面更具優(yōu)勢，同時(shí)設(shè)計(jì)自由度更高，開發(fā)時(shí)間更短，是各封裝技術(shù)中最具發(fā)展前景的一種。
傳統(tǒng)意義上 3D 封裝包括 2.5D 和3D TSV 封 裝 技 術(shù) 。 硅通孔技術(shù)（TSV）實(shí)現(xiàn) Die 與 Die 間的垂直互連，通過在 Si 上打通孔進(jìn)行芯片間的互連，無需引線鍵合，有效縮短互連線長度，減少信號(hào)傳輸延遲和損失，提高信號(hào)速度和帶寬，降低功耗和封裝體積，是實(shí)現(xiàn)多功能、高性能、高可靠性且更輕、更薄、更小的芯片系統(tǒng)級(jí)封裝。
由于 3D TSV 封裝工藝在設(shè)計(jì)、量產(chǎn)、測試及供應(yīng)鏈等方面還不成熟，且工藝成本較高，目前業(yè)界采用介于2D和3D之前的2.5D連接層封裝形式，通過在 Die 和基板間添加一層連接 層 ，大幅度提高封裝的輸入輸出（I/O）信號(hào)密度，是3D TSV 封裝大規(guī)模商用之前既經(jīng)濟(jì)又實(shí)用的方案。
一馬當(dāng)先的臺(tái)積電
就像在外賣出現(xiàn)之前，我們永遠(yuǎn)不知道泡面的競爭對(duì)手竟然不是同行。
展開 芯片封裝成型總覽 (IC Packaging)
Moldex3D芯片封裝成型模塊不僅預(yù)測芯片封裝成型制程，亦能協(xié)助金線偏移與導(dǎo)線架變形的現(xiàn)象，也能與FEA軟件接軌執(zhí)行更深入的結(jié)構(gòu)分析。而且，Moldex3D芯片封裝模塊能進(jìn)行六種不同的芯片封裝成型制程仿真：轉(zhuǎn)注成型 (Transfer Molding)、毛細(xì)底部填膠 (Capillary Underfill)、成型底部填膠 (Molded Underfill)、壓縮成型 (Compression Molding)、嵌入式晶圓級(jí)封裝 (Embedded Wafer Level Package)、非流動(dòng)性底部填膠(No Flow Underfill) 及非導(dǎo)電性黏著 (Non Conductive Paste) 制程。
1. 功能導(dǎo)覽 (Function Overview)
Moldex3D芯片封裝模塊，能協(xié)助設(shè)計(jì)師分析不同的芯片封裝成型制程。
在轉(zhuǎn)注成型分析 (Transfer Molding) 與成型底部填膠分析 (Molded Underfill) 中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線、熱固性塑料的硬化率、流動(dòng)型式及轉(zhuǎn)化率；透過后處理結(jié)果，能檢測翹曲、金線偏移及導(dǎo)線架偏移的現(xiàn)象。
在壓縮成型分析 (Compression Molding)／嵌入式晶圓級(jí)封裝分析 (Embedded Wafer Level Package)／非流動(dòng)性底部填膠分析 (No Flow Underfill)／非導(dǎo)電性黏著分析 (Non Conductive Paste)中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線及流動(dòng)型式。
在毛細(xì)底部填膠分析 (Capillary Underfill) 中，能模擬毛細(xì)流動(dòng) (底膠材料受到的表面張力與底膠間接觸角的影響)、凸塊及填膠過程的基板。
展開 功能導(dǎo)覽 (Function Overview)
Moldex3D芯片封裝模塊，能協(xié)助設(shè)計(jì)師分析不同的芯片封裝成型制程。
在轉(zhuǎn)注成型分析 (Transfer Molding) 與成型底部填膠分析 (Molded Underfill) 中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線、熱固性塑料的硬化率、流動(dòng)型式及轉(zhuǎn)化率；透過后處理結(jié)果，能檢測翹曲、金線偏移及導(dǎo)線架偏移的現(xiàn)象。
在壓縮成型分析 (Compression Molding)／嵌入式晶圓級(jí)封裝分析 (Embedded Wafer Level Package)／非流動(dòng)性底部填膠分析 (No Flow Underfill)／非導(dǎo)電性黏著分析 (Non Conductive Paste)中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線及流動(dòng)型式。
在毛細(xì)底部填膠分析 (Capillary Underfill) 中，能模擬毛細(xì)流動(dòng) (底膠材料受到的表面張力與底膠間接觸角的影響)、凸塊及填膠過程的基板。Moldex3D模擬真實(shí)的填膠過程步驟，預(yù)測可能產(chǎn)生的空洞位置。
注意：Moldex3D芯片封裝成型模塊支持solid與eDesign (僅轉(zhuǎn)注成型) 網(wǎng)格模型。
Moldex3D芯片封裝成型的應(yīng)用
基本步驟 (Basic Procedures)
Moldex3D芯片封裝成型模塊支持不同的芯片封裝成型分析：轉(zhuǎn)注成型分析、毛細(xì)底部填膠分析、成型底部填膠分析、壓縮成型分析、嵌入式晶圓級(jí)封裝分析，以及非流動(dòng)性底部填膠分析／非導(dǎo)電性黏著分析。在Moldex3D開始使用時(shí)，點(diǎn)擊新增來創(chuàng)建新的芯片封裝項(xiàng)目或開啟來使用既有的。請(qǐng)注意要將制程類型設(shè)為芯片封裝來啟用相關(guān)功能。
展開 Yole：3D堆疊IC的前景可期
產(chǎn)業(yè)研究機(jī)構(gòu)Yole Développement(Yole)的最新研究指出，在AI、資料中心和HPC發(fā)展的推動(dòng)下，F(xiàn)CBGA封裝的營收預(yù)期將從2020年的100億美元成長至2025年的120億美元。FCBGA封裝未來五年的產(chǎn)業(yè)規(guī)模年平均復(fù)合成長率(CAGR)達(dá)3%。截至2025年，F(xiàn)CBGA營收預(yù)期將超過100億美元。晶圓需求主要來自3D堆疊元件，與2020年相較，晶圓總體成長為CAGA 8.5%。
其中包含F(xiàn)CBGA、扇出型、WLCSP和3D堆疊封裝，3D堆疊IC的目標(biāo)是在未來五年中以24.8％的CAGR成長，其中HBM占48%、3D占27%，而3D NAND占82%。臺(tái)積電仍保持領(lǐng)先地位，其2019年占扇出型封裝市場69%市占率。WLCSP封裝在智慧手機(jī)相關(guān)應(yīng)用中已經(jīng)成為不可或缺的一環(huán)。另外，日月光半導(dǎo)體、江蘇長電科技、安靠科技和矽品是WLCSP晶圓市場的領(lǐng)導(dǎo)廠商。
中介層、EMIB、Foveros、die對(duì)die的堆疊、ODI、AIB和TSV。所有這些單詞和首字母縮寫詞都具有一個(gè)重要的功能，它們都涉及硅的兩個(gè)位之間如何物理連接。簡單來說，可以通過印刷電路板連接兩個(gè)芯片。這種方案很便宜，但沒有太大的帶寬。在這個(gè)簡單的實(shí)現(xiàn)之上，還有多種方法可以將多個(gè)小芯片連接在一起，而臺(tái)積電擁有許多這樣的技術(shù)。為了統(tǒng)一其2.5D和3D封裝變體的所有不同名稱，TSMC在早前的技術(shù)大會(huì)上推出了其新的首要品牌：3DFabric。
3DFabric作為一個(gè) 品 牌 具 有一定的意義，可以將臺(tái)積電提供的數(shù)十種封裝技術(shù)結(jié)合在一起。
展開 
3D封裝的相關(guān)專題、標(biāo)簽、搜索
3D封裝的最新內(nèi)容
封裝與異構(gòu)集成的關(guān)鍵互連方案。
三大核心挑戰(zhàn)：
信號(hào)完整性（SI） ：2.5D/3D封裝下，高密度互連帶來信號(hào)串?dāng)_、傳輸延遲
電源完整性（PI） ：芯片堆疊導(dǎo)致電源噪聲激增，影響系統(tǒng)穩(wěn)定性
熱管理：高功耗芯片需要精密散熱設(shè)計(jì)，熱-電-磁-結(jié)構(gòu)多重耦合
NO.1 征服先進(jìn)封裝信號(hào)與電源挑戰(zhàn)——Ansys SIPI一站式解決方案
核心價(jià)值：在先進(jìn)封裝（如2.5D/3D-IC
HFSS?PI專為新一代芯片?封裝集成、更高密度布局和先進(jìn)3D封裝而打造，可實(shí)現(xiàn)大規(guī)模3D電源完整性分析，并深入解析復(fù)雜耦合機(jī)制和回流路徑行為。
Moldex3D仿真分析之芯片封裝制程挑戰(zhàn)與不確定性3個(gè)月前
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測為基礎(chǔ)，除了基本的流動(dòng)充填與硬化過程模擬；并延伸到其他先進(jìn)制造評(píng)估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。
Chiplet封裝驗(yàn)證：針對(duì)2.5D/3D封裝設(shè)計(jì)，ERC可檢查硅中介層（Interposer）上的TSV（硅通孔）間距、微凸塊對(duì)齊度及熱應(yīng)力分布。在某AI芯片項(xiàng)目中，該功能使封裝測試周期從6周壓縮至2周。
互聯(lián)封裝的寄生參數(shù)抽取和SIPI仿真
陳翀一
湖北江城實(shí)驗(yàn)室 模擬仿真工程師
通過對(duì)Buffer進(jìn)行高級(jí)建模來提升RTL功耗精度
唐小兵
天數(shù)智芯 低功耗設(shè)計(jì)工程師
演講主題
互聯(lián)封裝的寄生參數(shù)抽取和SIPI仿真
陳翀一
湖北江城實(shí)驗(yàn)室 模擬仿真工程師
通過對(duì)Buffer進(jìn)行高級(jí)建模來提升RTL功耗精度
唐小兵
天數(shù)智芯 低功耗設(shè)計(jì)工程師
演講主題
在醫(yī)療領(lǐng)域，心臟手術(shù)預(yù)演應(yīng)用被認(rèn)為"對(duì)整個(gè)人類的價(jià)值很大"；在3D封裝領(lǐng)域，仿真技術(shù)能夠提前發(fā)現(xiàn)問題和進(jìn)行風(fēng)險(xiǎn)預(yù)判；在工藝領(lǐng)域，仿真技術(shù)幫助工程師更好地理解整個(gè)原理。
結(jié)構(gòu)求解模塊、Fluent流體仿真、Maxwell電磁仿真等核心功能被用戶頻繁提及，成為大家工作中不可或缺的工具。
從心臟手術(shù)預(yù)演到3D封裝領(lǐng)域的工程應(yīng)用，Ansys仿真技術(shù)正在各個(gè)領(lǐng)域發(fā)揮重要作用。
“手術(shù)針對(duì)每個(gè)人只有一次機(jī)會(huì)，如果能利用仿真技術(shù)提前做一些預(yù)演，找到最佳方案，對(duì)整個(gè)人類的價(jià)值都很大。”一位參會(huì)者分享道。
在工業(yè)應(yīng)用方面，另一位用戶表示：“我們做工藝這一塊，完整工藝流程比較長，比較費(fèi)錢。加入Ansys仿真以后更方便我們理解整個(gè)原理，做全流程的優(yōu)化提效。”
互聯(lián)封裝的寄生參數(shù)抽取和SIPI仿真
陳翀一
湖北江城實(shí)驗(yàn)室 模擬仿真工程師
12:15 - 12:30
通過對(duì)Buffer進(jìn)行高級(jí)建模來提升RTL功耗精度
唐小兵
天數(shù)智芯 低功耗設(shè)計(jì)工程師
4.
