芯片堆疊封裝技術
關注創建者：匿名 創建時間：2022-06-29
芯片堆疊封裝技術的實例教程
（蘋果發布會截圖）
據了解，堆疊技術也可以叫做3D堆疊技術，是利用堆疊技術或通過互連和其他微加工技術在芯片或結構的Z軸方向上形成三維集成，信號連接以及晶圓級，芯片級和硅蓋封裝具有不同的功能，針對包裝和可靠性技術的三維堆疊處理技術。
該技術用于微系統集成，是在片上系統（SOC）和多芯片模塊（MCM）之后開發的先進的系統級封裝制造技術。 在傳統的SiP封裝系統中，任何芯片堆棧都可以稱為3D，因為在Z軸上功能和信號都有擴展，無論堆棧位于IC內部還是外部。
目前，3D芯片技術的類別包括：基于芯片堆疊的3D技術，基于有源TSV的3D技術，基于無源TSV的3D技術，以及基于芯片制造的3D技術。
筆者注意到，去年華為就曾被曝出“雙芯疊加”專利，這種方式可以讓14nm芯片經過優化后比肩7nm性能。但當時曝光的這種通過堆疊的方式與蘋果的“Ultra Fusion”架構還是有所不同。
也許有很多人理解雙芯片堆疊是指將兩顆獨立芯片進行物理堆疊的方式去實現性能突破，其實這是非常嚴重的錯誤，如果單單依靠物理堆疊，那么會有非常多的弊端無法解決，例如兼容性，穩定性，發熱控制這些都是沒法通過物理堆疊來解決問題的，在設計思路上面就會走上歧路，得不償失也毫無意義。
雙芯疊加層級運用于設計和生產初期，也就是說在設計過程中將原來的一顆芯片設計成雙層芯片然后利用自己獨特的技術，來將這兩層芯片封裝在一顆芯片中，通過同步信號方式與一些其他方法就可以激活雙層芯片共同發力，從而實現芯片性能突破。所以說一個物理層堆疊，一個設計之初就開始改變設計思路，這是完全不同的兩個方式。
因此，雖然同樣是指雙芯片組合成單個主芯片，但蘋果與華為可以說是兩種截然不同的方式。
展開 DDR作為一種內存技術正朝著更高性能、更低功耗的方向發展。應用前景廣闊，將對半導體、計算機、汽車、新能源及各行業發展產生影響巨大。
在相同技術下，除了提高存儲密度、水平方向增加芯片數量以外，一種多層存儲（3D堆疊）技術被大量優化采用。
堆疊封裝可以在更小的空間內提供更多的功能。堆疊封裝可以開發具有不同功能的多芯片封裝，或者將多個存儲芯片放在一個容量增加的封裝中。
堆疊封裝根據不同的開發技術分為三種類型：
PiP（Package In Package）
封裝引線鍵合（Wire Bonding）封裝
硅穿孔（TSV）封裝；
一、堆疊封裝工藝優點
封裝體的尺寸小，質量輕；頂層封裝模塊和底層封裝模塊的電子元件可以在組裝前進行測試并替換，使得瑕疵率大大降低、良品比率升高，成本也大度下降；在采取垂直互連的方式對上層和下層進行連接，大大的減小了引線長度，減少了寄生電容、寄生電感，電源損耗減小，信號的傳輸速度更快;模塊中的存儲芯片和邏輯芯片可以由不同的商家提供，使產品的生產時間縮短，效率提高。
1、PiP（Package In Package）封裝
一般稱堆疊封裝又稱封裝內的封裝，還稱器件內置器件，是在同一個封裝腔體內堆疊多個芯片形成3D 封裝的一種技術方案。封裝內芯片通過金線鍵合堆疊到基板上，同樣的堆疊，通過金線再將兩個堆疊之間的基板鍵合，然后整個封裝成一個元件便是PiP（器件內置器件）。
PiP技術整合了PCB基板組裝及半導體封裝制作流程，可以將小型存儲卡所需要的零部件（控制器、閃存集成電路、基礎材質、無源計算組件）直接封裝，制成功能完整的Flash存儲卡產品。
展開 近日一篇《華為又一項芯片堆疊封裝專利曝光》的文章刷屏芯片封裝工程師的朋友圈。它是一個避免使用TSV的3D封裝設計，吸引了我的芯片封裝設計精品課學習型仿真工程師的好奇和關注。眾所周知，TSV的制作工藝復雜，可靠性差，尤其是TSV first和TSV middle都需要在fab廠做，甚至會影響芯片器件可靠性，今天我們就來聊聊芯片堆疊封裝那些事。
華為芯片堆疊封裝
華為的這個專利內容如下圖所示，自左向右一步一步開展。首先是下芯片部分。將各個芯片做好RDL和bump或者UBM(Under Bump Metal)，然后face to face焊接一起。但是要注意芯片之間要錯開，芯片需要溝通的部分焊接在一起，而其他有源部分要露出來，方便下一步操作。各芯片連接之后，通過molding將這些芯片都封在一起，然后在EMC(Epoxy Molding Compound)上做過孔，這可比TSV(Through Silicon Via)容易多了。然后在EMC兩面都可以再次RDL，然后上面做UBM和bump。最后可以將其焊接到基板上，然后最上面的芯片也焊接到這個裝配體上，這就完成了3D封裝裝配。
3D封裝是在后摩爾時代為了讓芯片集成度更高，在同一種制程下，3D封裝可以保證相同面積下芯片有更強計算能力與傳輸能力。但是3D封裝面臨一系列如SI(Signal Integrity)、PI(Power Integrity)、Thermal，Mechanical等問題。
要解決的是不同功能芯片之間信號傳遞功能，要求信號路徑盡可能小來保證SI要求。其次要保證芯片供電，對于在“樓上”的芯片來說，電源距離增大代表寄生增加，會增加電阻（靜態電阻）以及增加阻抗（動態阻抗），導致電壓無法滿足要求。
展開 近期，臺積電（TSMC）開始多次提到它的一個新技術－「系統整合單芯片（System-on-Integrated-Chips；SoIC）」，而在今天的法說會上，更具體的提出量產的時間，預計在2021年，臺積電的SoIC技術就將進行量產。
究竟什么是SoIC？根據臺積電在之前的技術論壇上的說明，所謂SoIC是一種創新的多芯片堆疊技術，能對10納米以下的制程進行晶圓級的接合技術。該技術沒有突起的鍵合結構，因此有更佳運作的性能。
所以從描述上來看，它就是一種晶圓對晶圓（Wafer-on-wafer）的接合（bonding）技術，目前臺積電也正在EDA工具商就此進行合作，推出此制程技術的設計與驗證工具。
更具體的說，它可能是一種3D IC制程的技術，也就是臺積電可能已具備直接位客戶生產3D IC的能力。此技術不僅可以持續維持摩爾定律，也可望進一步突破單一芯片運行效能。
該技術的發展關鍵就在于達到沒有凸起的接合結構，因此它非常可能是采用硅導孔(Through-silicon Vias；TSV)技術，直接透過極微小的孔隙來溝通多層的芯片。
但令人更驚艷的是，臺積電的SoIC技術能使用在10納米以下的制程，這意味著未來的芯片能在接近相同的體積里，增加雙倍以上的性能。因此連臺積電自己都非常看好這項制程技術。
臺積電進攻封裝，威脅OSAT？
臺積電因應蘋果新世代處理器制程推動至7納米，決定同步擴大后段扇出型封裝（InFO）產能，并且從龍潭延伸至中科，產能將再擴增一倍，恐對后段封測廠日月光、硅品營運相對不利。
展開 所謂的3D堆疊技術其實很好理解，就是在原本的封裝體里面，封裝進兩個以上不同功能的芯片，一般都是在不改變原本的封裝體積大小，而在垂直方向進行的芯片疊放，這種技術所帶來的特點就是改變了原有的在單位面積上不斷增加晶體管的方式，而是在垂直方向上進行芯片疊放，自然也會實現芯片的功能多樣化。
3D芯片堆疊結構示意圖
總體上看，3D堆疊技術在集成度、性能、功耗等方面更具優勢，同時設計自由度更高，開發時間更短，是各封裝技術中最具發展前景的一種。當前，隨著高效能運算、人工智能等應用興起，加上用于提供多個晶圓垂直通信的TSV技術愈來愈成熟，可以看到越來越多的CPU、GPU和存儲器開始采用3D堆疊技術。
在傳統的SiP封裝系統中，任何芯片堆棧都可以稱為3D，因為在Z軸上功能和信號都有擴展，無論堆棧位于IC內部還是外部。目前，3D芯片技術的類別如下：
1
// 基于芯片堆疊的3D技術
3D IC的初始形式仍廣泛用于SiP領域。具有相同功能的裸芯片從下到上堆疊以形成3D堆疊，然后通過兩側的接合線進行連接，最后以系統級封裝（System-in-Package，SiP）的形式連接。堆疊方法可以是金字塔形，懸臂式，并排堆疊和其他方法。
展開 
芯片堆疊封裝技術的最新內容
VK1128C是一個點陣式存儲映射的LCD驅動器，可支持最大128點（32SEG×4COM）的LCD屏，也支持2COM和3COM的LCD屏。單片機可通過3/4個通信腳配置顯示參數和發送顯示數據，也可通過指令進入省電模式。
特點
? 工作電壓 2.4-5.2V
? 內置256 kHz RC振蕩器（
綜上所述，DDR芯片的堆疊封裝工藝技術作為一種先進的封裝方式，在提升內存性能、集成度及降低功耗方面具有重要意義。雖然堆疊封裝技術面臨技術成熟度、成本問題和標準化等挑戰，但隨著技術的不斷進步和市場需求的不斷增長，其應用前景依然廣闊。未來，隨著半導體工藝的不斷進步和封裝技術的不斷創新，堆疊封裝技術將在更多領域發揮重要作用，推動電子產品的性能和功能不斷提升。
產品品牌：永嘉微電/VINKA
產品型號：VK36E4
封裝形式：ESSOP10
概述
VK36E4具有4個觸摸按鍵，可用來檢測外部觸摸按鍵上人手的觸摸動作。該芯片具有較 高的集成度，僅需極少的外部組件便可實現觸摸按鍵的檢測。 提供了4路直接輸出功能。芯片內部采用特殊的集成電路，具有高電源電壓抑制比，可 減少按鍵檢測錯誤的發生，此特性保證在不利環境條件的應用中芯片仍具有很高的可靠性
3DFabric是臺積電綜合全面的3D芯片堆疊與先進封裝技術產品系列。</p><p><br></p><p>Ansys Mechanical是行業領先的有限元分析軟件，用于仿真3D-IC中熱梯度引起的機械應力。該解決方案流程已被證明可在Microsoft Azure上高效運行，有助于確保在當今高度大型和復雜的2.5D/3D-IC系統中實現快速的周轉時間。
手機、電腦、智能家電等智能化設備都離不開芯片，隨著人們對智能化設備的功能要求越來越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發展，隨之而來的是越來越嚴重的發熱問題。芯片過熱會導致其性能下降，壽命縮短，造成不可逆損壞，這已經成為制約半導體發展的主要因素。
芯片在出廠前首先要對其進行封裝，封裝是為了實現半導體芯片與外界交換信號并保護其免受各種外部因素影響。為了確保芯片能夠穩定工作并延長使用壽命
手機、電腦、智能家電等智能化設備都離不開芯片，隨著人們對智能化設備的功能要求越來越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發展，隨之而來的是越來越嚴重的發熱問題。芯片過熱會導致其性能下降，壽命縮短，造成不可逆損壞，這已經成為制約半導體發展的主要因素。
芯片在出廠前首先要對其進行封裝，封裝是為了實現半導體芯片與外界交換信號并保護其免受各種外部因素影響。為了確保芯片能夠穩定工作并延長使用壽命
Ansys多物理場平臺提供經過驗證的解決方案，可應對仿真和管理異構2.5D/3D-IC多芯片系統的電源和熱效應方面的挑戰
主要亮點
Ansys? Redhawk-SC?和Ansys?
臺積電在過去五年中還多次授予Ansys“年度最佳合作伙伴獎”，近期獎項包括：
憑借向臺積電N4工藝技術提供晶圓代工廠認證的先進電源完整性與可靠性簽核認證工具，Ansys榮獲“聯合研發4nm設計基礎架構”獎項
憑借向臺積電的3D芯片堆疊與高級封裝技術綜合系列——3DFabric?，提供經過晶圓代工廠認證的熱、電源完整性和可靠性解決方案，Ansys榮獲“聯合研發3DFabric?設計解決方案
CINNO Research產業資訊,首爾偉傲世將在IFA (Internationale Funkausstellung Berlin) 2022上展示其Micro-LED相關產品，其中有一種可以實現高分辨顯示的Micro-LED垂直疊層結構。
根據外媒Businesswire報道，據介紹，首爾偉傲世開發的這種垂直堆疊式
來源：GaN世界
1. 科普|芯片制造的6個關鍵步驟
在智能手機等眾多數碼產品的更新迭代中，科技的改變悄然發生。蘋果A15仿生芯片等尖端芯片正使得更多革新技術成為可能。這些芯片是如何被制造出來的，其中又有哪些關鍵步驟呢？
智能手機、個人電腦、游戲機這類現代數碼產品的強大性能已無需贅言，而這些強大的性能大多源自于那些非常小卻又足夠復雜的科技產物
