PCB設(shè)計(jì)走線(xiàn)的案例
PCB走線(xiàn)電流容量在設(shè)計(jì)中的作用
當(dāng)涉及到PCB 設(shè)計(jì)時(shí)，PCB 走線(xiàn)電流容量帶來(lái)的限制是至關(guān)重要的。雖然IPC-2221通用設(shè)計(jì)指南是一個(gè)很好的起點(diǎn)，但 PCB 走線(xiàn)寬度計(jì)算器提供了可用于電路板設(shè)計(jì)的準(zhǔn)確值。
PCB上一條走線(xiàn)的電流容量由走線(xiàn)寬度、走線(xiàn)厚度、所需的最大溫升、走線(xiàn)是內(nèi)層還是外層以及是否被阻焊層覆蓋等參數(shù)決定。
在本文中，我們將討論：
PCB走線(xiàn)寬度
PCB走線(xiàn)載流能力
大電流PCB
大電流 PCB 布局指南
高電流 PCB 的設(shè)計(jì)技巧
PCB走線(xiàn)寬度計(jì)算器
什么是PCB走線(xiàn)寬度？
PCB走線(xiàn)或PCB走線(xiàn)是PCB上的銅導(dǎo)體，在PCB表面?zhèn)鲗?dǎo)信號(hào)。它是蝕刻后留下的銅箔平坦、狹窄的部分。流經(jīng)銅跡線(xiàn)的電流會(huì)產(chǎn)生大量熱量。正確校準(zhǔn)的 PCB 走線(xiàn)寬度和厚度有助于最大限度地減少電路板中的熱量積聚。走線(xiàn)越寬，電流電阻越低，熱量積聚越少。如下圖所示，PCB 走線(xiàn)寬度是走線(xiàn)的水平尺寸，而厚度是走線(xiàn)的垂直尺寸。
PCB走線(xiàn)結(jié)構(gòu)
PCB 的開(kāi)發(fā)總是從默認(rèn)的走線(xiàn)寬度開(kāi)始。但是這樣的默認(rèn)走線(xiàn)寬度并不總是適合所需的 PCB。這是因?yàn)槟枰ㄟ^(guò)考慮走線(xiàn)的電流承載能力來(lái)決定走線(xiàn)寬度。
確定正確的走線(xiàn)寬度時(shí)需要考慮幾個(gè)因素：
銅層厚度——銅層厚度是 PCB 上的實(shí)際走線(xiàn)厚度。高電流 PCB 的默認(rèn)銅厚度約為 1 盎司（35 微米）至 2 盎司（70 微米）
的TRAC的截面積? -在PCB上更高的功率要求，需要具有更高的橫截面面積的痕跡。這與走線(xiàn)寬度成正比。
走線(xiàn)的位置——底部或頂部或內(nèi)層
你如何設(shè)計(jì)大電流PCB？
數(shù)字、射頻和電源電路主要處理或傳輸?shù)凸β市盘?hào)。這些應(yīng)用的銅重量為 1-2oz，承載電流為 mA 至 1A 或 2A。一些應(yīng)用（例如電機(jī)控制）需要高達(dá) 50A 的電流，這將需要 PCB 上的銅重量更大和走線(xiàn)寬度更大。
展開(kāi) 【好文分享】PCB設(shè)計(jì)走線(xiàn)常用規(guī)則
一直以來(lái)，想寫(xiě)點(diǎn)關(guān)于PCB走線(xiàn)相關(guān)的基礎(chǔ)知識(shí)。信號(hào)完整性的工作，很大一部分基于PCB走線(xiàn)規(guī)則的設(shè)定以及走線(xiàn)優(yōu)化。仿真工作或者說(shuō)后仿的工作都是基于PCB設(shè)計(jì)已經(jīng)定型的情況下進(jìn)行的，也就是說(shuō)鏈路的相關(guān)風(fēng)險(xiǎn)已經(jīng)固定了。所以，設(shè)定規(guī)則來(lái)管控風(fēng)險(xiǎn)比出現(xiàn)風(fēng)險(xiǎn)解決來(lái)得更重要。預(yù)防管控的能力是未來(lái)信號(hào)完整性工程師的必備基礎(chǔ)技能。
預(yù)防管控PCB走線(xiàn)的風(fēng)險(xiǎn)，最最基礎(chǔ)的知識(shí)就是熟知常用走線(xiàn)規(guī)則。本文的思維導(dǎo)圖：
01
線(xiàn)長(zhǎng)匹配 Length Matching
01.總長(zhǎng)線(xiàn)長(zhǎng)匹配&分層線(xiàn)長(zhǎng)匹配
總長(zhǎng)線(xiàn)長(zhǎng)匹配的5 mils已經(jīng)在很多產(chǎn)品設(shè)計(jì)中有應(yīng)用，這也是很多設(shè)計(jì)準(zhǔn)則里提到的。
分層線(xiàn)長(zhǎng)匹配的概念好像沒(méi)有那么普遍，差分線(xiàn)的走法，BGA區(qū)域打過(guò)孔到內(nèi)層，內(nèi)層走線(xiàn)打過(guò)孔到終端，內(nèi)層阻抗相對(duì)容易管控和差分線(xiàn)走線(xiàn)對(duì)稱(chēng)性緣故，一般情況下，表層兩段距離相對(duì)比較短，所以長(zhǎng)度的匹配一般在內(nèi)層進(jìn)行，也就是間接實(shí)行了分層線(xiàn)長(zhǎng)匹配。很多時(shí)候，這種分層線(xiàn)長(zhǎng)匹配的概念在很多產(chǎn)品的設(shè)計(jì)中被忽略了。
??最近發(fā)現(xiàn)一個(gè)不錯(cuò)的公眾號(hào)，推薦給大家
02.就近補(bǔ)償
當(dāng)長(zhǎng)度不匹配發(fā)生時(shí)，推薦就近補(bǔ)償，防止不連續(xù)的傳播。如何就近長(zhǎng)度匹配，產(chǎn)品的分類(lèi)不同，要求也不同，消費(fèi)類(lèi)產(chǎn)品沒(méi)有給出相關(guān)建議，只是對(duì)BREAKOUT區(qū)域以及連接器的PIN區(qū)域，給出了相關(guān)建議的數(shù)值。
展開(kāi) 華為基站拆解曝光：PCB設(shè)計(jì)+高頻走線(xiàn)，完美的像藝術(shù)品！
相信沒(méi)有人不認(rèn)識(shí)華為的，那么華為作為全球第一大通信設(shè)備商，你知道華為的基站是怎么設(shè)計(jì)出來(lái)的嗎？它都用了哪些芯片？PCB電路設(shè)計(jì)結(jié)構(gòu)如何？帶著一堆問(wèn)題，我們拆解了華為RRU3908，一個(gè)戶(hù)外無(wú)線(xiàn)基站，它的每個(gè)射頻前端輸出功率為20/40瓦。
該基站的雙工器似乎是虹膜耦合腔濾波器，與一些腔間耦合。輸入和輸出的耦合是T，是諧振器上的一個(gè)連接部分，而不是耦合回路。頻率由電容帽調(diào)節(jié)。濾波器是寬信號(hào)的帶通。
如果能看到該過(guò)濾器的響應(yīng)速度，那就更好了。
中央處理單元
網(wǎng)絡(luò)通信由飛思卡爾MPC8321 PowerQUICC2 CPU處理，CPU運(yùn)行在200 MHz，擁有2x 256 MB Hynix DDR2 RAM。它使用一個(gè)PMC QuadPHY 10gb控制器用于兩個(gè)光學(xué)輸入/輸出。
ADC和DAC單比特流的解碼和編碼由3 Altera Cyclone III FPGA和定制的華為SD6151RBI控制器處理。
該華為基站采用德州儀器TMS320系列DSP處理器對(duì)單比特流進(jìn)行處理。TMS320C6410是一個(gè)只計(jì)算整數(shù)的定點(diǎn)DSP, TMS320CT16482 1 GHz DSP CPU計(jì)算浮點(diǎn)數(shù)。
信號(hào)接收部分
輸入信號(hào)來(lái)自?xún)蓷l失相線(xiàn)，首先由Skyworks SKY73021-11 1.7 - 2.2 GHz下變頻混頻器處理，得到2.2 GHz到550 MHz的頻率。
下變頻混頻器的本振為模擬器件ADF4110B。
一個(gè)SIPAT鋸過(guò)濾器用于隔離。
根據(jù)信號(hào)來(lái)源或類(lèi)型的不同，假設(shè)在信號(hào)線(xiàn)分成3G ADC線(xiàn)或4G ADC線(xiàn)之前使用的是模擬設(shè)備AD8376可變?cè)鲆娣糯笃鳌?3G線(xiàn)路模擬到數(shù)字轉(zhuǎn)換由模擬設(shè)備AD6655-10處理，這是一個(gè)14位150 MSPS芯片，專(zhuān)門(mén)針對(duì)3G基站。
展開(kāi) 干貨 | PCB Layout 跳坑指南：PCB走線(xiàn)角度選擇不該90°？
現(xiàn)在但凡打開(kāi)SoC原廠的PCB Layout Guide，都會(huì)提及到高速信號(hào)的走線(xiàn)的拐角角度問(wèn)題，都會(huì)說(shuō)高速信號(hào)不要以直角走線(xiàn)，要以45度角走線(xiàn)，并且會(huì)說(shuō)走圓弧會(huì)比45度拐角更好。事實(shí)是不是這樣？PCB走線(xiàn)角度該怎樣設(shè)置，是走45度好還是走圓弧好？90度直角走線(xiàn)到底行不行？這是我經(jīng)?？匆?jiàn)廣大 PCB Layout 拉線(xiàn)菌熱議的話(huà)題。
大家開(kāi)始糾結(jié)于pcb走線(xiàn)的拐角角度，也就是近十幾二十年的事情。上世紀(jì)九十年代初，PC界的霸主Intel主導(dǎo)定制了PCI總線(xiàn)技術(shù)，似乎從PCI接口開(kāi)始，我們開(kāi)始進(jìn)入了一個(gè)“高速”系統(tǒng)設(shè)計(jì)的時(shí)代，20世紀(jì)90年代以后，正是有了一幫類(lèi)似老wu這樣的玩家對(duì)3D性能的渴望，使得相應(yīng)的電子設(shè)計(jì)和芯片制造技術(shù)能夠按照摩爾定律往前發(fā)展，由于IC制程的工藝不斷提高，IC的晶體管開(kāi)關(guān)速度也越來(lái)越快，各種總線(xiàn)的時(shí)鐘頻率也越來(lái)越快，信號(hào)完整性問(wèn)題也在不斷的引起大家的研究和重視。比如現(xiàn)在人們對(duì)4K高清家庭影音視頻的需求，HDMI2.0傳輸標(biāo)準(zhǔn)速率已經(jīng)達(dá)到了 18Gbps ?。。?在我誕生之前，pcb拉線(xiàn)菌應(yīng)該還是比較單純的同學(xué)，把線(xiàn)路拉通，擼順，整潔美觀即可，不用去關(guān)注各種信號(hào)完整性問(wèn)題。比如下圖所示的 HP 經(jīng)典的 HP3456A 六位半萬(wàn)用表的電路板所示，大量的90°角走線(xiàn)。
HP3456A幾乎是故意走的直角（某些地方本來(lái)一個(gè)斜角走完，它偏要連續(xù)走幾個(gè)直角），絕大多數(shù)地方?jīng)]有鋪銅。
右上角，拐直角不止，線(xiàn)寬還變小了？
直角、搭橋、鋪銅，模擬就真的不能鋪銅嗎？
直角，45度斜線(xiàn)，任意角度斜線(xiàn)，方焊盤(pán)，圓焊盤(pán)。
高速信號(hào)線(xiàn)拐一下90°真的不行嗎？這里來(lái)跟大家探討一下關(guān)于高頻/高速信號(hào)的走線(xiàn)拐角角度問(wèn)題。
展開(kāi) 
干貨｜PCB layout之USB走線(xiàn)經(jīng)驗(yàn)教訓(xùn)
目前，市場(chǎng)上以USB2.0為接口的產(chǎn)品居多，但很多硬件新手在USB應(yīng)用中遇到很多困擾，往往PCB裝配完之后USB接口出現(xiàn)各種問(wèn)題。
比如通訊不穩(wěn)定或是無(wú)法通訊，檢查原理圖和焊接都無(wú)問(wèn)題，或許這個(gè)時(shí)候就需懷疑PCB設(shè)計(jì)不合理。
繪制滿(mǎn)足USB2.0數(shù)據(jù)傳輸要求的PCB對(duì)產(chǎn)品的性能及可靠性有著極為重要的作用。
USB協(xié)議定義由兩根差分信號(hào)線(xiàn)（D+、D-）傳輸數(shù)字信號(hào)，若要USB設(shè)備工作穩(wěn)定差分信號(hào)線(xiàn)就必須嚴(yán)格按照差分信號(hào)的規(guī)則來(lái)布局布線(xiàn)。
根據(jù)筆者多年USB相關(guān)產(chǎn)品設(shè)計(jì)與調(diào)試經(jīng)驗(yàn)，總結(jié)以下注意要點(diǎn)：
1、在元件布局時(shí)，盡量使差分線(xiàn)路最短，以縮短差分線(xiàn)走線(xiàn)距離（√為合理的方式，×為不合理方式）；
2、優(yōu)先繪制差分線(xiàn)，一對(duì)差分線(xiàn)上盡量不要超過(guò)兩對(duì)過(guò)孔（過(guò)孔會(huì)增加線(xiàn)路的寄生電感，從而影響線(xiàn)路的信號(hào)完整性），且需對(duì)稱(chēng)放置（√為合理的方式，×為不合理方式）；
3、對(duì)稱(chēng)平行走線(xiàn)，這樣能保證兩根線(xiàn)緊耦合，避免90°走線(xiàn)，弧形或45°均是較好的走線(xiàn)方式（√為合理的方式，×為不合理方式）；
4、差分串接阻容，測(cè)試點(diǎn)，上下拉電阻的擺放（√為合理的方式，×為不合理方式）；
5、由于管腳分布、過(guò)孔、以及走線(xiàn)空間等因素存在使得差分線(xiàn)長(zhǎng)易不匹配，而線(xiàn)長(zhǎng)一旦不匹配，時(shí)序會(huì)發(fā)生偏移，還會(huì)引入共模干擾，降低信號(hào)質(zhì)量。
展開(kāi) 作為電子工程師，這些PCB走線(xiàn)方式你要知道！
04
走線(xiàn) stubs
長(zhǎng)的 stub 線(xiàn)就相當(dāng)于一個(gè)天線(xiàn)，處理不當(dāng)會(huì)產(chǎn)生很?chē)?yán)重的 EMC 的問(wèn)題。同時(shí) stub 線(xiàn)也會(huì)造成反射，降低信號(hào)的完整度。通常在高速信號(hào)線(xiàn)上面添加上拉或者下拉電阻的時(shí)候，會(huì)最容易產(chǎn)生 stub 線(xiàn)，而一般處理 stub 線(xiàn)的將走線(xiàn)可以菊花走線(xiàn)。根據(jù)經(jīng)驗(yàn)可知，如果 stub 線(xiàn)的長(zhǎng)度大于 1/10 波長(zhǎng)就可以當(dāng)做一個(gè)天線(xiàn)了，此時(shí)就會(huì)成為一個(gè)問(wèn)題。
05
阻抗不連續(xù)
走線(xiàn)的阻抗值一般取決于其線(xiàn)寬以及該走線(xiàn)與參考平面之間的距離。走線(xiàn)越寬，其阻抗越小。而在一些接口端子也器件的焊盤(pán)，其原理同樣適用。當(dāng)一個(gè)接口端子的焊盤(pán)和一根高速信號(hào)線(xiàn)連接時(shí)，如果此時(shí)焊盤(pán)特別大，而高速信號(hào)線(xiàn)特別窄，大焊盤(pán)則阻抗小，而窄的走線(xiàn)必然是大阻抗，在這種情況下就會(huì)出現(xiàn)阻抗不連續(xù)，阻抗不連續(xù)就會(huì)產(chǎn)生信號(hào)反射。所以一般為了解決這個(gè)問(wèn)題，都是在接口端子或者器件的大焊盤(pán)下面放置一個(gè)禁布銅皮,同時(shí)在另外一層放置該焊盤(pán)的參考平面，進(jìn)而加大阻抗，使阻抗連續(xù)。
過(guò)孔是另外一種會(huì)產(chǎn)生阻抗不連續(xù)的源頭。為了最小化這種效應(yīng)，在內(nèi)層和過(guò)孔連接的不需要的銅皮應(yīng)該去除。而這樣的操作其實(shí)可以在設(shè)計(jì)的時(shí)候通過(guò) CAD 工具來(lái)消除或者聯(lián)系溝通 PCB 加工產(chǎn)假來(lái)消除不需要的銅皮，保證阻抗的連續(xù)性。
06
差分信號(hào)
高速差分信號(hào)線(xiàn)我們必須保證等寬、等間距來(lái)實(shí)現(xiàn)特定的差分阻抗值。所以在布差分信號(hào)線(xiàn)的時(shí)候盡量保證對(duì)稱(chēng)。
展開(kāi) PCB走線(xiàn)為啥不能90度直角？
現(xiàn)在但凡打開(kāi)SoC原廠的pcb Layout Guide，都會(huì)提及到高速信號(hào)的走線(xiàn)的拐角角度問(wèn)題，都會(huì)說(shuō)高速信號(hào)不要以直角走線(xiàn)，要以45度角走線(xiàn)，并且會(huì)說(shuō)走圓弧會(huì)比45度拐角更好。
事實(shí)是不是這樣？PCB走線(xiàn)角度該怎樣設(shè)置，是走45度好還是走圓弧好？90度直角走線(xiàn)到底行不行？
大家開(kāi)始糾結(jié)于pcb走線(xiàn)的拐角角度，也就是近十幾二十年的事情。上世紀(jì)九十年代初，PC界的霸主Intel主導(dǎo)定制了PCI總線(xiàn)技術(shù)。（很感謝Intel發(fā)布了PCI接口，正是有了PCI總線(xiàn)接口的帶寬提升，包括后來(lái)的AGP總線(xiàn)接口，才誕生了像 3DFX VOODOO 巫毒這樣的顯卡，在當(dāng)時(shí)也次體驗(yàn)到了古墓麗影 勞拉 的風(fēng)采，還有暴爽的飛車(chē)2、經(jīng)典的雷神之錘等等，回想起來(lái)，正是有了3D游戲等多媒體應(yīng)用的市場(chǎng)需求，才促進(jìn)了PC的技術(shù)的發(fā)展，包括后來(lái)的互聯(lián)網(wǎng)及智能手機(jī)的普及。）
似乎從PCI接口開(kāi)始，我們開(kāi)始進(jìn)入了一個(gè)“高速”系統(tǒng)設(shè)計(jì)的時(shí)代。
20世紀(jì)90年代以后，正是有了一幫類(lèi)似老wu這樣的玩家對(duì)3D性能的渴望，使得相應(yīng)的電子設(shè)計(jì)和芯片制造技術(shù)能夠按照摩爾定律往前發(fā)展，由于IC制程的工藝不斷提高，IC的晶體管開(kāi)關(guān)速度也越來(lái)越快，各種總線(xiàn)的時(shí)鐘頻率也越來(lái)越快，信號(hào)完整性問(wèn)題也在不斷的引起大家的研究和重視。比如現(xiàn)在人們對(duì)4K高清家庭影音視頻的需求，HDMI2.0傳輸標(biāo)準(zhǔn)速率已經(jīng)達(dá)到了 18Gbps ?。?！
在我誕生之前，pcb拉線(xiàn)菌應(yīng)該還是比較單純的同學(xué)，把線(xiàn)路拉通，擼順，整潔美觀即可，不用去關(guān)注各種信號(hào)完整性問(wèn)題。比如下圖所示的 HP 經(jīng)典的 HP3456A 六位半萬(wàn)用表的電路板所示，大量的90°角走線(xiàn)。
展開(kāi) 【干貨分享】詳解PCB走線(xiàn)與信號(hào)完整性問(wèn)題
高速信號(hào)的PCB走線(xiàn)
現(xiàn)在但凡打開(kāi)SoC原廠的PCB Layout Guide，都會(huì)提及到高速信號(hào)的走線(xiàn)的拐角角度問(wèn)題，都會(huì)說(shuō)高速信號(hào)不要以直角走線(xiàn)，要以45度角走線(xiàn)，并且會(huì)說(shuō)走圓弧會(huì)比45度拐角更好。
事實(shí)是不是這樣？PCB走線(xiàn)角度該怎樣設(shè)置，是走45度好還是走圓弧好？90度直角走線(xiàn)到底行不行？
大家開(kāi)始糾結(jié)于PCB走線(xiàn)的拐角角度，也就是近十幾二十年的事情。上世紀(jì)九十年代初，PC界的霸主Intel主導(dǎo)定制了PCI總線(xiàn)技術(shù)。
似乎從PCI接口開(kāi)始，我們開(kāi)始進(jìn)入了一個(gè)“高速”系統(tǒng)設(shè)計(jì)的時(shí)代。
電子設(shè)計(jì)和芯片制造技術(shù)按照摩爾定律往前發(fā)展，由于IC制程的工藝不斷提高，IC的晶體管開(kāi)關(guān)速度也越來(lái)越快，各種總線(xiàn)的時(shí)鐘頻率也越來(lái)越快，信號(hào)完整性問(wèn)題也在不斷的引起大家的研究和重視。
早期PCB拉線(xiàn)菌應(yīng)該還是比較單純，把線(xiàn)路拉通、擼順，整潔、美觀即可，不用去關(guān)注各種信號(hào)完整性問(wèn)題。比如下圖所示的HP經(jīng)典的HP3456A萬(wàn)用表的電路板，大量的90°角走線(xiàn)，幾乎是故意走的直角，絕大多數(shù)地方?jīng)]有鋪銅。
上面PCB板的右上角，不僅走直角不止，拐彎后，線(xiàn)寬還變小了，會(huì)造成信號(hào)反射問(wèn)題，影響信號(hào)完整性。
展開(kāi) 干貨｜PCB layout之USB走線(xiàn)經(jīng)驗(yàn)教訓(xùn)
目前，市場(chǎng)上以USB2.0為接口的產(chǎn)品居多，但很多硬件新手在USB應(yīng)用中遇到很多困擾，往往PCB裝配完之后USB接口出現(xiàn)各種問(wèn)題。
比如通訊不穩(wěn)定或是無(wú)法通訊，檢查原理圖和焊接都無(wú)問(wèn)題，或許這個(gè)時(shí)候就需懷疑PCB設(shè)計(jì)不合理。
繪制滿(mǎn)足USB2.0數(shù)據(jù)傳輸要求的PCB對(duì)產(chǎn)品的性能及可靠性有著極為重要的作用。
USB協(xié)議定義由兩根差分信號(hào)線(xiàn)（D+、D-）傳輸數(shù)字信號(hào)，若要USB設(shè)備工作穩(wěn)定差分信號(hào)線(xiàn)就必須嚴(yán)格按照差分信號(hào)的規(guī)則來(lái)布局布線(xiàn)。
實(shí)測(cè)：PCB走線(xiàn)與過(guò)孔的電流承載能力
簡(jiǎn)介：使用FR4敷銅板PCBA上各個(gè)器件之間的電氣連接是通過(guò)其各層敷著的銅箔走線(xiàn)和過(guò)孔來(lái)實(shí)現(xiàn)的。
由于不同產(chǎn)品、不同模塊電流大小不同，為實(shí)現(xiàn)各個(gè)功能，設(shè)計(jì)人員需要知道所設(shè)計(jì)的走線(xiàn)和過(guò)孔能否承載相應(yīng)的電流，以實(shí)現(xiàn)產(chǎn)品的功能，防止過(guò)流時(shí)產(chǎn)品燒毀。
文中介紹設(shè)計(jì)和測(cè)試FR4敷銅板上走線(xiàn)和過(guò)孔的電流承載能力的方案和測(cè)試結(jié)果，其測(cè)試結(jié)果可以為設(shè)計(jì)人員在今后的設(shè)計(jì)中提供一定的借鑒，使PCB設(shè)計(jì)更合理、更符合電流要求。
一種快速估算PCB走線(xiàn)電阻的方法:方塊統(tǒng)計(jì)
我們通常需要快速地估計(jì)出印刷電路板上一根走線(xiàn)或一個(gè)平面的電阻值，而不是進(jìn)行冗繁的計(jì)算。
雖然現(xiàn)在已有可用的印刷電路板布局與信號(hào)完整性計(jì)算程序，可以精確地計(jì)算出走線(xiàn)的電阻，但在設(shè)計(jì)過(guò)程中，我們有時(shí)候還是希望采取快速粗略的估計(jì)方式。
有一種能輕而易舉地完成這一任務(wù)的方法，叫做“方塊統(tǒng)計(jì)”。采用這種方法，幾秒鐘就可精確估計(jì)出任何幾何形狀走線(xiàn)的電阻值(精度約為10%)。
一旦掌握了這種方法，就可將需要估算的印刷電路板面積劃分為幾個(gè)方塊，統(tǒng)計(jì)所有方塊的數(shù)量后，就可估算出整個(gè)走線(xiàn)或平面的電阻值。
基本概念
EDA365電子論壇
塊統(tǒng)計(jì)的關(guān)鍵概念是：任何尺寸的正方形印刷電路板走線(xiàn)(厚度確定)的電阻值都與其它尺寸的方塊相同。
正方塊的電阻值只取決于導(dǎo)電材料的電阻率及其厚度。這一概念可適用于任何類(lèi)型的導(dǎo)電材料。
表1給出了一些常見(jiàn)的半導(dǎo)體材料以及它們的體電阻率。
展開(kāi) 
PCB走線(xiàn)角度選擇，到底該不該90°？
PCB能不能以銳角走線(xiàn)
PCB能不能以銳角走線(xiàn)，答案是否定的，先不管以銳角走線(xiàn)會(huì)不會(huì)對(duì)高速信號(hào)傳輸線(xiàn)造成負(fù)面影響，單從PCB DFM方面，就應(yīng)該避免出現(xiàn)銳角走線(xiàn)的情形。
因?yàn)樵?em>PCB導(dǎo)線(xiàn)相交形成銳角處，會(huì)造成一種叫酸角“acid traps”的問(wèn)題，啥？
酸豆角？
好吧，挺喜歡酸豆角拌面，但是這里的pcb上的酸角卻是個(gè)令人討厭的東西。
在pcb制板過(guò)程中，在pcb線(xiàn)路蝕刻環(huán)節(jié)，在“acid traps”處會(huì)造成pcb線(xiàn)路腐蝕過(guò)度，帶來(lái)pcb線(xiàn)路虛斷的問(wèn)題。
雖然，我們可以借助CAM 350進(jìn)行DFF Audit自動(dòng)檢測(cè)出“acid traps”潛在問(wèn)題，避免在PCB在制造產(chǎn)生時(shí)產(chǎn)生加工瓶頸，如果pcb板廠工藝人員檢測(cè)到有酸角(acid trap)存在，他們將簡(jiǎn)單地貼一塊銅到這個(gè)縫隙中。
很多板廠的工程人員他們其實(shí)并不懂layout的，他們只是從PCB工程加工的角度進(jìn)行了修復(fù)酸角(acid trap)的問(wèn)題，但這種修復(fù)會(huì)不會(huì)帶來(lái)進(jìn)一步的信號(hào)完整性問(wèn)題便不得而知了，所以我們?cè)趌ayout是就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。
怎樣避免拉線(xiàn)時(shí)出現(xiàn)銳角，造成acid trap DFM問(wèn)題？現(xiàn)代的EDA設(shè)計(jì)軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線(xiàn)選項(xiàng)，我們?cè)趌ayout走線(xiàn)可以靈活運(yùn)用這些輔助選項(xiàng)，可以極大的避免我們?cè)趌ayout時(shí)產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象。
展開(kāi) 【PCB干貨】警惕：別讓這些設(shè)計(jì)中的小細(xì)節(jié)毀了你的整個(gè)PCB設(shè)計(jì)！
PCB中的跨分割可能對(duì)于低頻信號(hào)的來(lái)說(shuō)影響是沒(méi)有很大的，但是對(duì)于一些高頻數(shù)字電路里面的信號(hào)來(lái)說(shuō)，避免跨分割是非常重要的。
2.焊盤(pán)出線(xiàn)問(wèn)題：在PCB設(shè)計(jì)中，焊盤(pán)走線(xiàn)也是一個(gè)需要注意的細(xì)節(jié)。如果在0402電阻封裝的兩個(gè)焊盤(pán)對(duì)角分別走線(xiàn)，加上PCB生產(chǎn)精度造成的阻焊偏差（阻焊窗單邊比焊盤(pán)大0.1mm），會(huì)形成如下圖中左圖所示的焊盤(pán)。在這樣的情況下，電阻焊接時(shí)由于焊錫表面張力的作用，會(huì)出現(xiàn)如下圖中右圖的不良旋轉(zhuǎn)。
采用合理的布線(xiàn)方式，焊盤(pán)連線(xiàn)采用關(guān)于長(zhǎng)軸對(duì)稱(chēng)的扇出方式，可以比較有效地減小CHIP元件貼裝后的不良旋轉(zhuǎn)。如果焊盤(pán)扇出的線(xiàn)也關(guān)于短軸對(duì)稱(chēng)，還可以減小CHIP元件貼裝后的漂移。
以及相鄰網(wǎng)絡(luò)是同網(wǎng)絡(luò)不能直接連接，需要先連接處焊盤(pán)之后再進(jìn)行連接，如圖所示，直鏈容易在手工焊接的時(shí)候造成連焊。
3.差分走線(xiàn)對(duì)內(nèi)等長(zhǎng)細(xì)節(jié)
差分信號(hào)和普通的單端信號(hào)走線(xiàn)相比，最明顯的優(yōu)勢(shì)體現(xiàn)在抗干擾能力強(qiáng)、能有效抑制EMI、時(shí)序定位精確。很多設(shè)計(jì)師認(rèn)為保持等間距比匹配線(xiàn)長(zhǎng)更重要。PCB差分走線(xiàn)的設(shè)計(jì)中最重要的規(guī)則就是匹配線(xiàn)長(zhǎng)，其它的規(guī)則都可以根據(jù)，設(shè)計(jì)時(shí)根據(jù)實(shí)際應(yīng)用進(jìn)行靈活處理。如下圖列舉出一些對(duì)內(nèi)等長(zhǎng)的一些細(xì)節(jié)方法。
4.時(shí)鐘信號(hào)，高頻信號(hào)盡量進(jìn)行包地屏蔽處理，如果沒(méi)有空間包地的話(huà)盡量隔開(kāi)3W的間距。
5.布線(xiàn)打孔的時(shí)候需要注意臨層的參考平面割裂現(xiàn)象，出現(xiàn)在這樣的割裂情況會(huì)導(dǎo)致信號(hào)的傳輸路徑過(guò)長(zhǎng)?？着c孔之間最好是保持一個(gè)可以過(guò)一根線(xiàn)的間距，這樣就可以防止平面層被割裂。影響參考平面的完整性。
展開(kāi) 【經(jīng)驗(yàn)分享】PCB走線(xiàn)角度選擇，到底該不該90°？
PCB能不能以銳角走線(xiàn)
PCB能不能以銳角走線(xiàn)，答案是否定的，先不管以銳角走線(xiàn)會(huì)不會(huì)對(duì)高速信號(hào)傳輸線(xiàn)造成負(fù)面影響，單從PCB DFM方面，就應(yīng)該避免出現(xiàn)銳角走線(xiàn)的情形。
因?yàn)樵?em>PCB導(dǎo)線(xiàn)相交形成銳角處，會(huì)造成一種叫酸角“acid traps”的問(wèn)題，啥？
酸豆角？
好吧，挺喜歡酸豆角拌面，但是這里的pcb上的酸角卻是個(gè)令人討厭的東西。
在pcb制板過(guò)程中，在pcb線(xiàn)路蝕刻環(huán)節(jié)，在“acid traps”處會(huì)造成pcb線(xiàn)路腐蝕過(guò)度，帶來(lái)pcb線(xiàn)路虛斷的問(wèn)題。
雖然，我們可以借助CAM 350進(jìn)行DFF Audit自動(dòng)檢測(cè)出“acid traps”潛在問(wèn)題，避免在PCB在制造產(chǎn)生時(shí)產(chǎn)生加工瓶頸，如果pcb板廠工藝人員檢測(cè)到有酸角(acid trap)存在，他們將簡(jiǎn)單地貼一塊銅到這個(gè)縫隙中。
很多板廠的工程人員他們其實(shí)并不懂layout的，他們只是從PCB工程加工的角度進(jìn)行了修復(fù)酸角(acid trap)的問(wèn)題，但這種修復(fù)會(huì)不會(huì)帶來(lái)進(jìn)一步的信號(hào)完整性問(wèn)題便不得而知了，所以我們?cè)趌ayout是就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。
怎樣避免拉線(xiàn)時(shí)出現(xiàn)銳角，造成acid trap DFM問(wèn)題？現(xiàn)代的EDA設(shè)計(jì)軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線(xiàn)選項(xiàng)，我們?cè)趌ayout走線(xiàn)可以靈活運(yùn)用這些輔助選項(xiàng)，可以極大的避免我們?cè)趌ayout時(shí)產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象。
展開(kāi) UniVista Archer PCB：重塑高效國(guó)產(chǎn)PCB設(shè)計(jì)新紀(jì)元
UniVista Archer PCB的走線(xiàn)設(shè)計(jì)模塊，以其簡(jiǎn)潔的操作界面和強(qiáng)大的功能，讓設(shè)計(jì)師能夠輕松應(yīng)對(duì)各種復(fù)雜布線(xiàn)挑戰(zhàn)。
1、單根與差分走線(xiàn)，滿(mǎn)足多樣需求：
無(wú)論是簡(jiǎn)單的單根走線(xiàn)，還是復(fù)雜的高速差分對(duì)走線(xiàn)，UniVista Archer PCB都能提供全面的支持。設(shè)計(jì)師可以根據(jù)信號(hào)特性選擇合適的走線(xiàn)方式，確保信號(hào)的完整性和穩(wěn)定性。
2、強(qiáng)大的走線(xiàn)推擠功能，優(yōu)化布局空間：
面對(duì)密集布線(xiàn)場(chǎng)景，UniVista Archer PCB的走線(xiàn)推擠功能能夠智能地調(diào)整已有走線(xiàn)路徑，為新走線(xiàn)騰出空間，避免手動(dòng)調(diào)整帶來(lái)的繁瑣和錯(cuò)誤。
3、豐富的走線(xiàn)長(zhǎng)度和相位調(diào)整功能：
為了滿(mǎn)足高速信號(hào)傳輸?shù)木_要求，UniVista Archer PCB提供了走線(xiàn)長(zhǎng)度調(diào)整和相位匹配功能。設(shè)計(jì)師可以輕松實(shí)現(xiàn)等長(zhǎng)設(shè)計(jì)、延時(shí)補(bǔ)償?shù)雀呒?jí)布局技巧，確保信號(hào)同步和傳輸質(zhì)量。
豐富的規(guī)則約束和嚴(yán)謹(jǐn)?shù)腄RC檢查：確保設(shè)計(jì)的合規(guī)性
在PCB設(shè)計(jì)過(guò)程中，嚴(yán)格遵守設(shè)計(jì)規(guī)則是保障產(chǎn)品可靠性和可制造性的基礎(chǔ)。UniVista Archer PCB通過(guò)豐富的規(guī)則約束和嚴(yán)謹(jǐn)?shù)腄RC（設(shè)計(jì)規(guī)則檢查）功能，幫助設(shè)計(jì)師在設(shè)計(jì)的每一個(gè)階段都能保持合規(guī)性。
1、全面的物理、間距規(guī)則：
UniVista Archer PCB支持定義各種物理規(guī)則，如走線(xiàn)寬度、間距、過(guò)孔尺寸等，確保設(shè)計(jì)符合生產(chǎn)工藝要求。同時(shí)，同網(wǎng)絡(luò)間距規(guī)則的設(shè)置，進(jìn)一步提升了高密度布線(xiàn)的靈活性和可靠性。
2、電氣規(guī)則，保障電路正確性：
電氣規(guī)則是確保電路功能正確性的關(guān)鍵。UniVista Archer PCB支持定義電源網(wǎng)絡(luò)、地網(wǎng)絡(luò)、信號(hào)網(wǎng)絡(luò)的電氣連接規(guī)則，以及短路、開(kāi)路等電氣故障的檢測(cè)，有效避免設(shè)計(jì)錯(cuò)誤。
展開(kāi) 