PCB設計走線
關注創(chuàng)建者：匿名 創(chuàng)建時間：2021-12-21
PCB設計走線的視頻教程
PCB電磁兼容設計規(guī)則檢查與仿真驗證
隨著半導體芯片技術的高度集成化和高速化，電路原理的設計相對趨于成熟，關鍵的PCB系統(tǒng)互連設計成為必須重點關注的對象。PCB設計不同環(huán)節(jié)的工程師，通常使用不同的驗證方法，或者根本無驗證手段，僅憑借工程師個人經(jīng)驗設計。一些不適當?shù)?em>走線結構，很容易被忽略，也不便于進行建模仿真分析。此外，仿真一般針對關鍵電路或高速電路，忽略了其他layout的設計缺陷，這也可能帶來的整個產品的EMC性能隱患。
免費 1小時23分鐘 635播放
查看
Altair PollEx? PCB設計加工全流程仿真網(wǎng)絡研討會
內容大綱： 1）產品概述 2）PollEx版圖、原理圖對比 3）PollEx電路板規(guī)則定義及檢查 4）PollEx SI/Thermal仿真流程
免費 1小時20分鐘 159播放
查看
PCB設計走線的實例教程
當涉及到PCB 設計時，PCB 走線電流容量帶來的限制是至關重要的。雖然IPC-2221通用設計指南是一個很好的起點，但 PCB 走線寬度計算器提供了可用于電路板設計的準確值。
PCB上一條走線的電流容量由走線寬度、走線厚度、所需的最大溫升、走線是內層還是外層以及是否被阻焊層覆蓋等參數(shù)決定。
在本文中，我們將討論：
PCB走線寬度
PCB走線載流能力
大電流PCB
大電流 PCB 布局指南
高電流 PCB 的設計技巧
PCB走線寬度計算器
什么是PCB走線寬度？
PCB走線或PCB走線是PCB上的銅導體，在PCB表面?zhèn)鲗盘枴Ｋ俏g刻后留下的銅箔平坦、狹窄的部分。流經(jīng)銅跡線的電流會產生大量熱量。正確校準的 PCB 走線寬度和厚度有助于最大限度地減少電路板中的熱量積聚。走線越寬，電流電阻越低，熱量積聚越少。如下圖所示，PCB 走線寬度是走線的水平尺寸，而厚度是走線的垂直尺寸。
PCB走線結構
PCB 的開發(fā)總是從默認的走線寬度開始。但是這樣的默認走線寬度并不總是適合所需的 PCB。這是因為您需要通過考慮走線的電流承載能力來決定走線寬度。
確定正確的走線寬度時需要考慮幾個因素：
銅層厚度——銅層厚度是 PCB 上的實際走線厚度。高電流 PCB 的默認銅厚度約為 1 盎司（35 微米）至 2 盎司（70 微米）
的TRAC的截面積? -在PCB上更高的功率要求，需要具有更高的橫截面面積的痕跡。這與走線寬度成正比。
走線的位置——底部或頂部或內層
你如何設計大電流PCB？
數(shù)字、射頻和電源電路主要處理或傳輸?shù)凸β市盘枴＿@些應用的銅重量為 1-2oz，承載電流為 mA 至 1A 或 2A。一些應用（例如電機控制）需要高達 50A 的電流，這將需要 PCB 上的銅重量更大和走線寬度更大。
展開 一直以來，想寫點關于PCB走線相關的基礎知識。信號完整性的工作，很大一部分基于PCB走線規(guī)則的設定以及走線優(yōu)化。仿真工作或者說后仿的工作都是基于PCB設計已經(jīng)定型的情況下進行的，也就是說鏈路的相關風險已經(jīng)固定了。所以，設定規(guī)則來管控風險比出現(xiàn)風險解決來得更重要。預防管控的能力是未來信號完整性工程師的必備基礎技能。
預防管控PCB走線的風險，最最基礎的知識就是熟知常用走線規(guī)則。本文的思維導圖：
01
線長匹配 Length Matching
01.總長線長匹配&分層線長匹配
總長線長匹配的5 mils已經(jīng)在很多產品設計中有應用，這也是很多設計準則里提到的。
分層線長匹配的概念好像沒有那么普遍，差分線的走法，BGA區(qū)域打過孔到內層，內層走線打過孔到終端，內層阻抗相對容易管控和差分線走線對稱性緣故，一般情況下，表層兩段距離相對比較短，所以長度的匹配一般在內層進行，也就是間接實行了分層線長匹配。很多時候，這種分層線長匹配的概念在很多產品的設計中被忽略了。
??最近發(fā)現(xiàn)一個不錯的公眾號，推薦給大家
02.就近補償
當長度不匹配發(fā)生時，推薦就近補償，防止不連續(xù)的傳播。如何就近長度匹配，產品的分類不同，要求也不同，消費類產品沒有給出相關建議，只是對BREAKOUT區(qū)域以及連接器的PIN區(qū)域，給出了相關建議的數(shù)值。
展開 相信沒有人不認識華為的，那么華為作為全球第一大通信設備商，你知道華為的基站是怎么設計出來的嗎？它都用了哪些芯片？PCB電路設計結構如何？帶著一堆問題，我們拆解了華為RRU3908，一個戶外無線基站，它的每個射頻前端輸出功率為20/40瓦。
該基站的雙工器似乎是虹膜耦合腔濾波器，與一些腔間耦合。輸入和輸出的耦合是T，是諧振器上的一個連接部分，而不是耦合回路。頻率由電容帽調節(jié)。濾波器是寬信號的帶通。
如果能看到該過濾器的響應速度，那就更好了。
中央處理單元
網(wǎng)絡通信由飛思卡爾MPC8321 PowerQUICC2 CPU處理，CPU運行在200 MHz，擁有2x 256 MB Hynix DDR2 RAM。它使用一個PMC QuadPHY 10gb控制器用于兩個光學輸入/輸出。
ADC和DAC單比特流的解碼和編碼由3 Altera Cyclone III FPGA和定制的華為SD6151RBI控制器處理。
該華為基站采用德州儀器TMS320系列DSP處理器對單比特流進行處理。TMS320C6410是一個只計算整數(shù)的定點DSP, TMS320CT16482 1 GHz DSP CPU計算浮點數(shù)。
信號接收部分
輸入信號來自兩條失相線，首先由Skyworks SKY73021-11 1.7 - 2.2 GHz下變頻混頻器處理，得到2.2 GHz到550 MHz的頻率。
下變頻混頻器的本振為模擬器件ADF4110B。
一個SIPAT鋸過濾器用于隔離。
根據(jù)信號來源或類型的不同，假設在信號線分成3G ADC線或4G ADC線之前使用的是模擬設備AD8376可變增益放大器。
3G線路模擬到數(shù)字轉換由模擬設備AD6655-10處理，這是一個14位150 MSPS芯片，專門針對3G基站。
展開 現(xiàn)在但凡打開SoC原廠的PCB Layout Guide，都會提及到高速信號的走線的拐角角度問題，都會說高速信號不要以直角走線，要以45度角走線，并且會說走圓弧會比45度拐角更好。事實是不是這樣？PCB走線角度該怎樣設置，是走45度好還是走圓弧好？90度直角走線到底行不行？這是我經(jīng)常看見廣大 PCB Layout 拉線菌熱議的話題。
大家開始糾結于pcb走線的拐角角度，也就是近十幾二十年的事情。上世紀九十年代初，PC界的霸主Intel主導定制了PCI總線技術，似乎從PCI接口開始，我們開始進入了一個“高速”系統(tǒng)設計的時代，20世紀90年代以后，正是有了一幫類似老wu這樣的玩家對3D性能的渴望，使得相應的電子設計和芯片制造技術能夠按照摩爾定律往前發(fā)展，由于IC制程的工藝不斷提高，IC的晶體管開關速度也越來越快，各種總線的時鐘頻率也越來越快，信號完整性問題也在不斷的引起大家的研究和重視。比如現(xiàn)在人們對4K高清家庭影音視頻的需求，HDMI2.0傳輸標準速率已經(jīng)達到了 18Gbps ！！！
在我誕生之前，pcb拉線菌應該還是比較單純的同學，把線路拉通，擼順，整潔美觀即可，不用去關注各種信號完整性問題。比如下圖所示的 HP 經(jīng)典的 HP3456A 六位半萬用表的電路板所示，大量的90°角走線。
HP3456A幾乎是故意走的直角（某些地方本來一個斜角走完，它偏要連續(xù)走幾個直角），絕大多數(shù)地方?jīng)]有鋪銅。
右上角，拐直角不止，線寬還變小了？
直角、搭橋、鋪銅，模擬就真的不能鋪銅嗎？
直角，45度斜線，任意角度斜線，方焊盤，圓焊盤。
高速信號線拐一下90°真的不行嗎？這里來跟大家探討一下關于高頻/高速信號的走線拐角角度問題。
展開 目前，市場上以USB2.0為接口的產品居多，但很多硬件新手在USB應用中遇到很多困擾，往往PCB裝配完之后USB接口出現(xiàn)各種問題。
比如通訊不穩(wěn)定或是無法通訊，檢查原理圖和焊接都無問題，或許這個時候就需懷疑PCB設計不合理。
繪制滿足USB2.0數(shù)據(jù)傳輸要求的PCB對產品的性能及可靠性有著極為重要的作用。
USB協(xié)議定義由兩根差分信號線（D+、D-）傳輸數(shù)字信號，若要USB設備工作穩(wěn)定差分信號線就必須嚴格按照差分信號的規(guī)則來布局布線。
根據(jù)筆者多年USB相關產品設計與調試經(jīng)驗，總結以下注意要點：
1、在元件布局時，盡量使差分線路最短，以縮短差分線走線距離（√為合理的方式，×為不合理方式）；
2、優(yōu)先繪制差分線，一對差分線上盡量不要超過兩對過孔（過孔會增加線路的寄生電感，從而影響線路的信號完整性），且需對稱放置（√為合理的方式，×為不合理方式）；
3、對稱平行走線，這樣能保證兩根線緊耦合，避免90°走線，弧形或45°均是較好的走線方式（√為合理的方式，×為不合理方式）；
4、差分串接阻容，測試點，上下拉電阻的擺放（√為合理的方式，×為不合理方式）；
5、由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，而線長一旦不匹配，時序會發(fā)生偏移，還會引入共模干擾，降低信號質量。
展開 
PCB設計走線的相關專題、標簽、搜索
PCB設計走線的最新內容
在AI算力、高速互聯(lián)與高功率密度電子系統(tǒng)快速發(fā)展的推動下，PCB正從傳統(tǒng)載體升級為決定整機性能與可靠性的關鍵，不斷迭代信號速率，大規(guī)模的高密度互聯(lián)，正在將傳統(tǒng)的設計與制造經(jīng)驗推向極限。傳統(tǒng)的 “試錯法” 設計周期長、成本高，已無法滿足快速迭代的市場需求，面對多物理場耦合的復雜挑戰(zhàn)，Ansys 提供了業(yè)界最完整的仿真解決方案，在設計早期就精準預測并解決潛在問題，提升良率降低成本。
6月10
簡單靈活的走線設計：編織信號的脈絡
走線設計是PCB設計的核心環(huán)節(jié)，直接關系到電路的性能和可靠性。UniVista Archer PCB的走線設計模塊，以其簡潔的操作界面和強大的功能，讓設計師能夠輕松應對各種復雜布線挑戰(zhàn)。
1、單根與差分走線，滿足多樣需求：
無論是簡單的單根走線，還是復雜的高速差分對走線，UniVista Archer PCB都能提供全面的支持。
PCB性能的很多方面是在詳細設計期間確定的，例如：出于時序原因而讓一條走線具有特定長度。元器件之間的溫度差也會影響時序問題。PCB設計的熱問題主要是在元器件（即芯片封裝）選擇和布局階段 “鎖定”。在這之后，如果發(fā)現(xiàn)元器件運行溫度過高，只能采取補救措施。我們倡導從系統(tǒng)或整機層次開始的由上至下設計方法，以便了解電子設備的熱環(huán)境，這對風冷電子設備非常重要
為PCB設計人員帶來的益處
Fusion 360信號完整性擴展可在設計流程的早期階段為PCB設計人員提供走線的，近乎實時的信號完整性數(shù)據(jù)，避免了多個樣板的打樣和測試，以及成本高昂的設計返工，從而節(jié)省了時間和資金。
我們通常需要快速地估計出印刷電路板上一根走線或一個平面的電阻值，而不是進行冗繁的計算。
雖然現(xiàn)在已有可用的印刷電路板布局與信號完整性計算程序，可以精確地計算出走線的電阻，但在設計過程中，我們有時候還是希望采取快速粗略的估計方式
印刷電路板（Printed circuit board，PCB）幾乎會出現(xiàn)在每一種電子設備當中。如果在某樣設備中有電子零件，那么它們也都是鑲在大小各異的PCB上。除了固定各種小零件外，PCB的主要功能是提供上頭各項零件的相互電氣連接。隨著電子設備越來越復雜，需要的零件越來越多，PCB上頭的線路與零件也越來越密集了。標準的PCB長得就像這樣。裸板（上頭沒有零件）也常被稱為「印刷線路板Printed
過孔是多層PCB 的重要組成部分之一，鉆孔的費用通常占PCB 制板費用的30%到40%。簡單的說來，PCB 上的每一個孔都可以稱之為過孔。
過孔的基本概念
從作用上看，過孔可以分成兩類：一是用作各層間的電氣連接，二是用作器件的固定或定位。 如果從工藝制程上來說，這些過孔一般又分為三類，即盲孔、埋孔和通孔。
本文搜集了一些創(chuàng)意 PCB 電路設計，我們看看作者們的腦洞大開的設計吧。
▲ 圖1 帶有PCB接口的胸墜裝飾PCB：作者 RADI
▲ 圖2 倫敦城市交通圖上的電子元器件
▲ 圖1.3 作者創(chuàng)作這款電子標準地圖的過程
▲ 圖1.4 樹葉外觀的電子裝飾品（無特定功能）
▲ 圖1.5 不規(guī)則外形直插元器件電路設計
▲ 圖1.6 外形奇特的音頻功率放大電路
01
電源布局布線相關
數(shù)字電路很多時候需要的電流是不連續(xù)的，所以對一些高速器件就會產生浪涌電流。如果電源走線很長，則由于浪涌電流的存在進而會導致高頻噪聲，而此高頻噪聲會引入到其他信號中去。而在高速電路中必然會存在寄生電感和寄生電阻以及寄生電容，因此該高頻噪聲最終會耦合到其他電路當中
在設計PCB電路板時，須要注意這樣一種基本情況，也就是達到電路的要求的功能需要多少布線層、接地平面和電源平面，而pcb線路板的布線層、接地平面和電源平面的層數(shù)的建立，與電路基本功能、信號完整性、EMI、EMC、制造成本等的需求有關系。
相對于絕大多數(shù)的設計，PCB電路板的性能需求、成本費用、制造技術和系統(tǒng)的復雜度等關鍵因素存有不少相互間沖突的要求，PCB電路板的疊層設計一般來說是在考量各個方面的關鍵因素后折中決定的
