PCB走線
關(guān)注創(chuàng)建者：匿名 創(chuàng)建時間：2021-11-15
PCB走線的實例教程
當涉及到PCB 設(shè)計時，PCB 走線電流容量帶來的限制是至關(guān)重要的。雖然IPC-2221通用設(shè)計指南是一個很好的起點，但 PCB 走線寬度計算器提供了可用于電路板設(shè)計的準確值。
PCB上一條走線的電流容量由走線寬度、走線厚度、所需的最大溫升、走線是內(nèi)層還是外層以及是否被阻焊層覆蓋等參數(shù)決定。
在本文中，我們將討論：
PCB走線寬度
PCB走線載流能力
大電流PCB
大電流 PCB 布局指南
高電流 PCB 的設(shè)計技巧
PCB走線寬度計算器
什么是PCB走線寬度？
PCB走線或PCB走線是PCB上的銅導體，在PCB表面?zhèn)鲗盘枴Ｋ俏g刻后留下的銅箔平坦、狹窄的部分。流經(jīng)銅跡線的電流會產(chǎn)生大量熱量。正確校準的 PCB 走線寬度和厚度有助于最大限度地減少電路板中的熱量積聚。走線越寬，電流電阻越低，熱量積聚越少。如下圖所示，PCB 走線寬度是走線的水平尺寸，而厚度是走線的垂直尺寸。
PCB走線結(jié)構(gòu)
PCB 的開發(fā)總是從默認的走線寬度開始。但是這樣的默認走線寬度并不總是適合所需的 PCB。這是因為您需要通過考慮走線的電流承載能力來決定走線寬度。
確定正確的走線寬度時需要考慮幾個因素：
銅層厚度——銅層厚度是 PCB 上的實際走線厚度。高電流 PCB 的默認銅厚度約為 1 盎司（35 微米）至 2 盎司（70 微米）
的TRAC的截面積? -在PCB上更高的功率要求，需要具有更高的橫截面面積的痕跡。這與走線寬度成正比。
走線的位置——底部或頂部或內(nèi)層
你如何設(shè)計大電流PCB？
數(shù)字、射頻和電源電路主要處理或傳輸?shù)凸β市盘枴＿@些應(yīng)用的銅重量為 1-2oz，承載電流為 mA 至 1A 或 2A。一些應(yīng)用（例如電機控制）需要高達 50A 的電流，這將需要 PCB 上的銅重量更大和走線寬度更大。
展開 一直以來，想寫點關(guān)于PCB走線相關(guān)的基礎(chǔ)知識。信號完整性的工作，很大一部分基于PCB走線規(guī)則的設(shè)定以及走線優(yōu)化。仿真工作或者說后仿的工作都是基于PCB設(shè)計已經(jīng)定型的情況下進行的，也就是說鏈路的相關(guān)風險已經(jīng)固定了。所以，設(shè)定規(guī)則來管控風險比出現(xiàn)風險解決來得更重要。預(yù)防管控的能力是未來信號完整性工程師的必備基礎(chǔ)技能。
預(yù)防管控PCB走線的風險，最最基礎(chǔ)的知識就是熟知常用走線規(guī)則。本文的思維導圖：
01
線長匹配 Length Matching
01.總長線長匹配&分層線長匹配
總長線長匹配的5 mils已經(jīng)在很多產(chǎn)品設(shè)計中有應(yīng)用，這也是很多設(shè)計準則里提到的。
分層線長匹配的概念好像沒有那么普遍，差分線的走法，BGA區(qū)域打過孔到內(nèi)層，內(nèi)層走線打過孔到終端，內(nèi)層阻抗相對容易管控和差分線走線對稱性緣故，一般情況下，表層兩段距離相對比較短，所以長度的匹配一般在內(nèi)層進行，也就是間接實行了分層線長匹配。很多時候，這種分層線長匹配的概念在很多產(chǎn)品的設(shè)計中被忽略了。
??最近發(fā)現(xiàn)一個不錯的公眾號，推薦給大家
02.就近補償
當長度不匹配發(fā)生時，推薦就近補償，防止不連續(xù)的傳播。如何就近長度匹配，產(chǎn)品的分類不同，要求也不同，消費類產(chǎn)品沒有給出相關(guān)建議，只是對BREAKOUT區(qū)域以及連接器的PIN區(qū)域，給出了相關(guān)建議的數(shù)值。
展開 本文跟大家探討一下關(guān)于高頻/高速信號的走線拐角角度問題。我們從銳角到直角、鈍角、圓弧一直到任意角度走線，看看各種走線拐角角度的優(yōu)缺點。
為什么PCB不能以銳角走線？
PCB能不能以銳角走線，答案是否定的。先不管以銳角走線會不會對高速信號傳輸線造成負面影響，單從PCB DFM方面，就應(yīng)該避免出現(xiàn)銳角走線的情形。
因為在PCB導線相交形成銳角處，會造成一種叫酸角“acid traps”的問題。在PCB制板過程中，在PCB線路蝕刻環(huán)節(jié)，在“acid traps”處會造成PCB線路腐蝕過度，帶來PCB線路虛斷的問題。
雖然，我們可以借助CAM 350 進行DFF Audit自動檢測出“acid traps”潛在問題，避免在PCB在制造產(chǎn)生時產(chǎn)生加工瓶頸。如果pcb板廠工藝人員檢測到有酸角(acid trap)存在，他們將簡單地貼一塊銅到這個縫隙中。
很多板廠的工程人員他們其實并不懂Layout的，他們只是從PCB工程加工的角度修復酸角(acid trap)的問題，但這種修復是否能帶來進一步的信號完整性問題便不得而知了，所以我們在Layout時就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。
怎樣避免拉線時出現(xiàn)銳角，造成acid trap DFM 問題？
展開 我們從銳角到直角、鈍角、圓弧一直到任意角度走線，看看各種走線拐角角度的優(yōu)缺點。
PCB能不能以銳角走線
PCB能不能以銳角走線，答案是否定的，先不管以銳角走線會不會對高速信號傳輸線造成負面影響，單從PCB DFM方面，就應(yīng)該避免出現(xiàn)銳角走線的情形。
因為在PCB導線相交形成銳角處，會造成一種叫酸角“acid traps”的問題，在pcb制板過程中，在pcb線路蝕刻環(huán)節(jié)，在“acid traps”處會造成pcb線路腐蝕過度，帶來pcb線路虛斷的問題。
展開 這里我以自己膚淺的擼線姿勢，跟大家探討一下關(guān)于高頻/高速信號的走線拐角角度問題。我們從銳角到直角、鈍角、圓弧一直到任意角度走線，看看各種走線拐角角度的優(yōu)缺點。
01
PCB 能不能以銳角走線
PCB能不能以銳角走線，答案是否定的，先不管以銳角走線會不會對高速信號傳輸線造成負面影響，單從PCB DFM方面，就應(yīng)該避免出現(xiàn)銳角走線的情形。
因為在PCB導線相交形成銳角處，會造成一種叫酸角“acid traps”的問題，啥？酸豆角？好吧，挺喜歡酸豆角拌面，但是這里的pcb上的酸角卻是個令人討厭的東西。在pcb制板過程中，在pcb線路蝕刻環(huán)節(jié)，在“acid traps”處會造成pcb線路腐蝕過度，帶來pcb線路虛斷的問題。
雖然，我們可以借助CAM 350 進行DFF Audit自動檢測出“acid traps”潛在問題，避免在PCB在制造產(chǎn)生時產(chǎn)生加工瓶頸，如果pcb板廠工藝人員檢測到有酸角(acid trap)存在，他們將簡單地貼一塊銅到這個縫隙中。
很多板廠的工程人員他們其實并不懂layout的，他們只是從PCB工程加工的角度進行了修復酸角(acid trap)的問題，但這種修復會不會帶來進一步的信號完整性問題便不得而知了，所以我們在layout是就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。
怎樣避免拉線時出現(xiàn)銳角，造成acid trap DFM 問題？現(xiàn)代的EDA設(shè)計軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線選項，我們在layout走線是，靈活運用這些輔助選項，可以極大的避免我們在layout時產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象.
焊盤的出線角度設(shè)置 避免導線與焊盤形成銳角角度的夾角。
展開 
PCB走線的相關(guān)專題、標簽、搜索
PCB走線的最新內(nèi)容
本課程面向具備一定Ansys Icepak基礎(chǔ)的用戶（無基礎(chǔ)用戶可先學習2月份發(fā)布的Ansys Icepak入門課程），課程目標是構(gòu)建Ansys Icepak詳細PCB走線模型，學習如何導入ECAD文件進入Icepak并進行仿真的方法，熟悉網(wǎng)格劃分、仿真設(shè)置及求解和后處理的基本操作。通過此次課程的學習，你將加深A(yù)nsys Icepak的理解，掌握詳細PCB走線模型的電子熱仿真的仿真能力。
一期一會 | 什么是電源完整性？3個月前
此外，PCB走線和過孔中的寄生電容在開關(guān)過程中儲存和釋放電荷，也會導致地彈現(xiàn)象的發(fā)生。
抖動
抖動是指數(shù)字信號中由于PDN噪聲、信號和電源電路的EMI、時序問題和器件參數(shù)變化等因素引起的偏移。抖動是導致信號完整性問題的主要原因之一，因此減少抖動是電路板設(shè)計中的重要一環(huán)。為了實現(xiàn)電源完整性，工程師通過降低電源和接地電壓的可變性以及減少電源和信號電路之間的電感耦合來最大限度地減少抖動。
2、強大的走線推擠功能，優(yōu)化布局空間：
面對密集布線場景，UniVista Archer PCB的走線推擠功能能夠智能地調(diào)整已有走線路徑，為新走線騰出空間，避免手動調(diào)整帶來的繁瑣和錯誤。
3、豐富的走線長度和相位調(diào)整功能：
為了滿足高速信號傳輸?shù)木_要求，UniVista Archer PCB提供了走線長度調(diào)整和相位匹配功能。
版圖走線不同，導致溫度場的分布也會有些許不同
深圳市優(yōu)飛迪科技有限公司成立于2010年，是一家專注于產(chǎn)品開發(fā)平臺解決方案與物聯(lián)網(wǎng)技術(shù)開發(fā)的國家級高新技術(shù)企業(yè)。
DS工作室如圖：
給電源端灌一個10A的電流，我們可以計算出，在不考慮PCB銅皮和走線，以及變壓器線圈內(nèi)阻的情況下，我們可以計算出代替mosfet和電流檢測電阻的兩個50歐姆電阻兩端電壓理論上都是500V。
仿真結(jié)果如圖：
電流
電壓：
這個理論值和仿真的誤差比較小，我認為這樣這個電路3D模型的通斷是沒有問題的。
近年來，PCB 走線的電流密度和電源平面層上不同區(qū)域之間的直通頸縮不斷增加，使得焦耳（或歐姆）加熱成為 PCB 設(shè)計中一個越來越嚴重的問題，對電路板的電氣性能和熱性能都有影響。為了幫助電子設(shè)計人員應(yīng)對這個 問題，西門子在布局和布線工具集之外推出了HyperLynx Thermal和HyperLynx PI軟件（用于電源完整性）等精密分析工具。
圖1-8 信號參考層
首先在圖1-8 中Single Ended Nets窗口選中A-MII-TXCLK信號，它會顯示黃色高亮狀態(tài)，然后layers欄只選擇顯示BASE層的信息，接著在Layout版圖中單擊A-MII-TXCLK那段走線，在Properties屬性窗口將Layer的值切換成SIG1，更改之后的PCB信號走線如圖1-9 所示。
DS工作室如圖：
給電源端灌一個10A的電流，我們可以計算出，在不考慮PCB銅皮和走線，以及變壓器線圈內(nèi)阻的情況下，我們可以計算出代替mosfet和電流檢測電阻的兩個50歐姆電阻兩端電壓理論上都是500V。
仿真結(jié)果如圖：
電流
電壓：
這個理論值和仿真的誤差比較小，我認為這樣這個電路3D模型的通斷是沒有問題的。
隨著每一代新產(chǎn)品的推出，不斷縮小的印刷電路板（PCB）及組件需要更小的高速傳輸線（PCB上的走線）、并采用更緊密的封裝，產(chǎn)生噪聲和干擾導致信號問題的可能性也在增加。
與此同時，客戶要求新產(chǎn)品能夠更快供貨，這意味著工程師必須縮短設(shè)計和測試其最新創(chuàng)新產(chǎn)品的時間。
對于中頻信號和典型的 ESD 脈沖，PCB 走線就像電感一樣，意味著它們的阻抗隨頻率 (ωL) 增加。帶有 TVS 二極管的電路現(xiàn)在如下所示：
線路電感對 ESD 的影響
從上圖中我們可以清楚的看到，當L2>>L1時，二極管會快速觸發(fā)。這也意味著大部分電流將被引導離開受保護線路，L2 還將耗散留在受保護線路上的任何 ESD。
