高速PCB的案例
過孔在高速pcb設計中的影響
過孔間距對信號傳輸造成的影響
在高速pcb
設計中，當一個區域需要打數目較多的過孔時，過孔之間的間距會造成什么影響，如圖4
對比所示，可以看出，當過孔間距較近時，會造成銅皮割裂，致使信號傳輸的路徑變長，延時增加，反之，增大過孔之間的間距能夠使信號傳輸路徑更短，延時更短。因此在高速pcb
設計中，控制好過孔間距能有效的提高信號傳輸速度及質量。
圖5 過孔間距對信號傳輸造成的影響
結論：
過孔的設計是高速PCB
設計的重要因素，信號完整性分析似乎可以過孔結構和接地過孔不容忽視，對高速PCB
中對于過孔的合理使用，可以改善其信號傳輸性能和傳輸質量，以及還可以獲得很好的電磁屏蔽效果，就是對高速穩定的數字系統非常重要設計。
展開 干貨｜6個和高速PCB相關的疑難問題
在進行PCB設計時，我們經常會遇到各種各樣的問題，如阻抗匹配、EMI規則等。本文為大家整理了一些和高速PCB相關的疑難問答，希望對大家有所幫助。
1、在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題？
在設計高速 PCB 電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。
也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。
2、當一塊 PCB 板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？
將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。
如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。
展開 干貨｜6個和高速PCB相關的疑難問題
在進行PCB設計時，我們經常會遇到各種各樣的問題，如阻抗匹配、EMI規則等。本文為大家整理了一些和高速PCB相關的疑難問答，希望對大家有所幫助。
1
在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題？
在設計高速 PCB 電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層（microstrip）或內層（stripline/double stripline），與參考層（電源層或地層）的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。
也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators（端接）如串聯電阻等，來緩和走線阻抗不連續的效應。
展開 干貨 | 6個和高速PCB相關的疑難問題
在進行PCB設計時，我們經常會遇到各種各樣的問題，如阻抗匹配、EMI規則等。本文為大家整理了一些和高速PCB相關的疑難問答，希望對大家有所幫助。
1、在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題？
在設計高速 PCB 電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。
也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續的發生。
2、當一塊 PCB 板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？
將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。
如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。
展開 
用實例解讀高速PCB設計中的20H規則
在設計高速PCB板時，由于電源層與地層之間的電場是變化的， 在板的邊緣會向外輻射電磁干擾。稱為邊沿效應。解決的辦法是將電源層內縮， 使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內；內縮100H則可以將98%的電場限制在內。
下面用一塊四層板的PCB作為例子說明一下。這個四層板的疊層結構如下圖所示，
由上面可以知道這個四層板的板芯大根是
下面用一塊四層板的PCB作為例子說明一下。這個四層板的疊層結構如下圖所示，
由上面可以知道這個四層板的板芯大根是
圖一
圖二
上面的圖一是地層，圖二是電源層。電源層的分割平面明顯比地層內縮了。如果知道地層和電源之間的介質具體厚度H,那么只要把電源層的分割平面往里縮20H就可以符合20H規則了。如果不知道具體的厚度H，那么就盡可能往里縮，大于20H總比小于20H好。
展開 線下研討會 | 破局高速PCB制造瓶頸：Ansys多物理場與AI驅動設計與制造創新
在AI算力、高速互聯與高功率密度電子系統快速發展的推動下，PCB正從傳統載體升級為決定整機性能與可靠性的關鍵，不斷迭代信號速率，大規模的高密度互聯，正在將傳統的設計與制造經驗推向極限。傳統的 “試錯法” 設計周期長、成本高，已無法滿足快速迭代的市場需求，面對多物理場耦合的復雜挑戰，Ansys 提供了業界最完整的仿真解決方案，在設計早期就精準預測并解決潛在問題，提升良率降低成本。
6月10日，Ansys將在深圳舉辦線下研討會——破局高速PCB制造瓶頸：Ansys多物理場與AI驅動設計與制造創新，將圍繞工廠加工制造過程中的信號完整性、熱設計、電磁兼容、結構仿真及制造可靠性等關鍵環節，系統展示多物理場與AI驅動下的設計與制造創新方案。研討會深入解析Ansys SIwave、Icepak、Mechanical、Sherlock與HFSS等工具的協同工作流，幫助工程師在生產加工早期完成電、熱、力及可靠性風險評估，還將結合行業前沿議題與企業實踐案例，在高速電子創新浪潮中實現從PCB、封裝到系統級的全流程優化。歡迎了解更多詳情報名參會。
會議日程
時間：2026年6月10日（周三），13:00-18:00
地點：深圳
費用：免費（報名需審核，請使用公司/學校郵箱）
* 以上日程為初步擬定內容，具體安排請以最終發布為準
點擊立即報名
或掃碼提交報名信息
如有任何問題，請聯系：
電話：4008198999
郵箱：info-china@ansys.com
展開 高速PCB設計中的打孔包地與串擾分析
●
【技術文章】線性穩壓器的輸出電容
●【干貨合集】收藏 | PCB生產工藝流程大合集
●【干貨資料
】104條PCB設計技巧問答|畫板無憂！
●
【技術干貨】PADS學這個就夠？無模命令整理大全
●【資料分享】計劃招生200名學員，免費學高速PCB
覺得內容不錯的話，點個在看唄
高速PCB最優換線層是哪一層?仿真告訴你答案
總結
從這個案例就能看出來高速PCB走線仿真的重要性，如果只是憑著少數的經驗或者想當然，可能就大錯特錯啦。
*本文版權歸上海安世亞太所有，如需轉載，請與我們聯系。
關注【上海安世亞太】，獲取更多原創文章、活動資訊如果你覺得這篇文章對你有用，點個贊吧！
電源完整性仿真與EMC分析
摘要
本文以高速系統的信號/電源完整性分析和EMC分析的為基本出發點，著重介紹了高速PCB的信號和電源完整性分析的基本要領和設計準則，通過EDA分析工具實現PCB的建模與參數提取；通過電磁場分析工具完成網絡參數定量分析，從最基本的設計方法入手，提出了高速PCB的信號/電源系統設計參數優化方案，指出了信號/電源完整性仿真設計和EMC設計的內在聯系，最后介紹了利用EDA仿真工具和EMC測試驗證相結合解決單板PCB設計的EMI問題的成功范例，希望本文總結的經驗能給予正在從事高速系統仿真的設計開發人員和EDA設計人員解決此類問題的基本思路與方法。
展開 PCB回流是什么? 高速信號回流路徑分析
當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，這就引起瞬態負載電流從電源流入電路或由電路流入地線，由于電源線和地線上存在阻抗，會產生同步切換噪聲(SSN)，在地線上還會出現地平面反彈噪聲(簡稱地彈)。而當印制板上的電源線和接地線的環繞區域越大時，它們的輻射能量也就越大。
因此，我們對數字芯片的切換狀態進行分析，采取措施控制回流方式，達到減小環繞區域，輻射程度最小的目的。
舉例說明：
IC1為信號輸出端，IC2為信號輸入端（為簡化PCB模型，假定接收端內含下接電阻），第三層為地層。IC1和IC2的地均來自于第三層地層面。TOP層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發、收信號端的供電電源和地。
在低頻時，如果S1端輸出高電平，整個電流回路是電源經導線接到VCC電源平面，然后經橙色路徑進入IC1，然后從S1端出來，經第二層的導線經R1端進入IC2，然后進入GND層，經紅色路徑回到電源負極。
在高頻時，PCB所呈現的分布特性會對信號產生很大影響。我們常說的地回流就是高頻信號中經常要遇到的一個問題。
展開 干貨｜PCB高速信號回流路徑詳細分析
當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，這就引起瞬態負載電流從電源流入電路或由電路流入地線，由于電源線和地線上存在阻抗，會產生同步切換噪聲(SSN)，在地線上還會出現地平面反彈噪聲(簡稱地彈)。而當印制板上的電源線和接地線的環繞區域越大時，它們的輻射能量也就越大。
因此，我們對數字芯片的切換狀態進行分析，采取措施控制回流方式，達到減小環繞區域，輻射程度最小的目的。
舉例說明：
IC1為信號輸出端，IC2為信號輸入端（為簡化PCB模型，假定接收端內含下接電阻），第三層為地層。IC1和IC2的地均來自于第三層地層面。TOP層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發、收信號端的供電電源和地。
在低頻時，如果S1端輸出高電平，整個電流回路是電源經導線接到VCC電源平面，然后經橙色路徑進入IC1，然后從S1端出來，經第二層的導線經R1端進入IC2，然后進入GND層，經紅色路徑回到電源負極。
在高頻時，PCB所呈現的分布特性會對信號產生很大影響。我們常說的地回流就是高頻信號中經常要遇到的一個問題。
展開 
干貨｜高人圖解高速電路PCB回流路徑
當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，這就引起瞬態負載電流從電源流入電路或由電路流入地線，由于電源線和地線上存在阻抗，會產生同步切換噪聲(SSN)，在地線上還會出現地平面反彈噪聲(簡稱地彈)。而當印制板上的電源線和接地線的環繞區域越大時，它們的輻射能量也就越大，因此，我們對數字芯片的切換狀態進行分析，采取措施控制回流方式，達到減小環繞區域，輻射程度最小的目的。
實例解釋：
IC1為信號輸出端，IC2為信號輸入端（為簡化PCB模型，假定接收端內含下接電阻），第三層為地層。IC1和IC2的地均來自于第三層地層面。TOP層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發、收信號端的供電電源和地。
在低頻時，如果S1端輸出高電平，整個電流回路是電源經導線接到VCC電源平面，然后經橙色路徑進入IC1，然后從S1端出來，經第二層的導線經R1端進入IC2，然后進入GND層，經紅色路徑回到電源負極。
在高頻時，PCB所呈現的分布特性會對信號產生很大影響。我們常說的地回流就是高頻信號中經常要遇到的一個問題。當S1到R1的信號線中有增大的電流時，外部的磁場變化很快，會使附近的導體感應出一個反向的電流，如果第三層的地平面是完整的地平面的話，那么會在地平面上產生一個藍色虛線標示的電流，如果TOP層有一個完整的電源平面的話，也會在TOP層有一個沿藍色虛線的回流。此時信號回路有最小的電流回路，向外輻射的能量最小，耦合外部信號的能力也最小。（高頻時的趨膚效應也是向外輻射能量最小，原理是一樣的。）
展開 干貨｜PCB回流是什么? 高速信號回流路徑分析
當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，這就引起瞬態負載電流從電源流入電路或由電路流入地線，由于電源線和地線上存在阻抗，會產生同步切換噪聲(SSN)，在地線上還會出現地平面反彈噪聲(簡稱地彈)。而當印制板上的電源線和接地線的環繞區域越大時，它們的輻射能量也就越大。
因此，我們對數字芯片的切換狀態進行分析，采取措施控制回流方式，達到減小環繞區域，輻射程度最小的目的。
舉例說明：
IC1為信號輸出端，IC2為信號輸入端（為簡化PCB模型，假定接收端內含下接電阻），第三層為地層。IC1和IC2的地均來自于第三層地層面。TOP層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發、收信號端的供電電源和地。
在低頻時，如果S1端輸出高電平，整個電流回路是電源經導線接到VCC電源平面，然后經橙色路徑進入IC1，然后從S1端出來，經第二層的導線經R1端進入IC2，然后進入GND層，經紅色路徑回到電源負極。
在高頻時，PCB所呈現的分布特性會對信號產生很大影響。我們常說的地回流就是高頻信號中經常要遇到的一個問題。
展開 干貨｜PCB回流是什么? 高速信號回流路徑分析
當PCB板上的眾多數字信號同步進行切換時(如CPU的數據總線、地址總線等)，這就引起瞬態負載電流從電源流入電路或由電路流入地線，由于電源線和地線上存在阻抗，會產生同步切換噪聲(SSN)，在地線上還會出現地平面反彈噪聲(簡稱地彈)。而當印制板上的電源線和接地線的環繞區域越大時，它們的輻射能量也就越大。
因此，我們對數字芯片的切換狀態進行分析，采取措施控制回流方式，達到減小環繞區域，輻射程度最小的目的。
舉例說明：
IC1為信號輸出端，IC2為信號輸入端（為簡化PCB模型，假定接收端內含下接電阻），第三層為地層。IC1和IC2的地均來自于第三層地層面。TOP層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發、收信號端的供電電源和地。
在低頻時，如果S1端輸出高電平，整個電流回路是電源經導線接到VCC電源平面，然后經橙色路徑進入IC1，然后從S1端出來，經第二層的導線經R1端進入IC2，然后進入GND層，經紅色路徑回到電源負極。
在高頻時，PCB所呈現的分布特性會對信號產生很大影響。我們常說的地回流就是高頻信號中經常要遇到的一個問題。
展開 根據經驗總結從三個方面考慮PCB的設計
一，從電源完整性來考慮PCB的設計
1，去耦電容的布局
高速PCB設計中，去耦電容起著重要的作用，它的放置位置也很重要。這是因為在電源向負載短時間供電中，電容中的存儲電荷可防止電壓下降，如電容放置位置不恰當可使線阻抗過大，影響供電。同時電容在器件的高速切換時可濾除高頻噪聲。對于去耦電容的放置，我們知道，如果位置不當的話會增大線路阻抗，降低其諧振頻率同時影響供電。小容值電容去耦路徑短，所以一般擺放靠近IC，否則起不到去耦效果；大容值電容去耦路徑長，擺放位置相對寬松一些。所以輸入電源，一般是先經過大電容，再經過小電容，再進入IC芯片。
2，電源回路的設計
電源回路的設計要保證電源完整性，我們知道，良好的電源分配網絡是必不可少的。首先對電源線和地線的設計，我們要保證線寬加粗，這樣才能盡可能地減少其阻抗值。隨著芯片的速度越來越高，我們越來越多地使用多層板，通過專用的電源層做電源平面分割供電和專用的地層構成回路，這樣就減少了線路的電感。
二.從信號完整性來考慮PCB的設計
PCB的信號完整性問題主要包括信號反射、串擾、信號延遲和時序錯誤。
1、反射：信號在傳輸線上傳輸時，當高速PCB上傳輸線的特征阻抗與信號的源端阻抗 或負載阻抗不匹配時，信號會發生反射，使信號波形出現過沖、下沖和由此導致的振鈴現象。PCB設計時一般是通過做阻抗匹配來防止反射的產生。
單端50 ohm
差分100 ohm
2、 串擾：在PCB中，串擾是指當信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合 對相鄰的傳輸線產生的不期望的噪聲干擾，它是由不同結構引起的電磁場在同一區域里的相互作用而產生的。互容引發耦合 電流，稱為容性串擾；而互感引發耦合電壓，稱為感性串擾。在PCB上，串擾與走線長度、信號線間距，以及參考地平面的狀況等有關。
展開 