高級封裝
關注創建者：Ansys中國 創建時間：2022-04-20
高級封裝的實例教程
除了之前說的可以降低使用最先進半導體工藝芯片粒的面積以提升良率，從而加快新工藝芯片上市速度間接提升性能之外，更主要的性能提升空間來自于封裝技術本身的性能提升以及芯片新架構帶來的性能提升。
從高級封裝技術本身來說，其主要的性能提升主要是指更高密度、支持更高頻率信號的互聯線，以及更復雜的堆疊模式?；ヂ摼€方面的提升帶來的最直觀性能改善來自于更高芯片之間（包括處理器與內存）的通信帶寬。在高級封裝出現之前，芯片間通信的帶寬往往取決于PCB板上走線的密度以及其走線支持的信號頻率，而PCB板這里是摩爾定律管不到的地方。2000年第一代DDR推出時的接口頻率是100MHz，而到2015年未使用高級封裝的DDR4 的接口頻率是1200MHz，內存帶寬在15年間僅上升12倍，這遠遠小于處理器的性能提升速度，因此內存帶寬事實上成為了系統性能的瓶頸，即所謂的“內存墻”。而當基于高級封裝的HBM出現時，一下將內存帶寬由DDR4時代的19.2GB/s提升到了128GB/s，HBM2更是提升到了256GB/s，可謂是質的提升。HBM帶來的性能提升主要來自于高級封裝優質的互聯線，一方面走線密度大大提升，之前DDR系列的借口寬度為64，而HBM則提升到了1024；
另一方面由于高級封裝走線對于高頻信號的支持遠好于傳統PCB，因此未來有更大的潛力能繼續提升芯片間的通信速度，從而讓“內存墻”問題不復存在。在堆疊模式方面，我們看到了Foveros從2.5D進化到了3D，未來可望還能實現更多層次的堆疊等。然而，新的堆疊工藝開發難度遠高于高級封裝內走線密度的提升，因此我們在未來幾年內更有希望看到的是使用高級封裝技術帶來的更方便靈活同時也速度更高的芯片間通信。
除了高級封裝本身帶來的直接性能提升，More than Moore在未來對于芯片的性能提升潛力來自于新的處理器架構設計。
展開 ANSYS和三星支持AI、5G、汽車、高性能計算和網絡應用的全新3D-IC參考流程
2019年10月17日，匹茲堡訊– ANSYS（NASDAQ:ANSS）多物理場仿真解決方案憑借其最新的多晶片集成TM (MDI)高級2.5D/3D集成電路 (2.5D/3D-IC)封裝技術獲得了Samsung Foundry認證。 在為人工智能（AI）、5G、汽車、網絡和高性能計算（HPC）等應用設計2.5/3D-IC時，該認證使雙方客戶能夠在更小的尺寸內提高性能并降低功耗。
由三星MDI支持的系統級封裝設計非常復雜，多個晶片以2.5D/3D封裝配置集成在一個interposer上。MDI流能與單個畫布中的分析、實施和物理驗證相結合，并獨具早期系統級路徑發現和復雜的多物理場簽核功能。這些設計廣泛應用于AI、5G、汽車、高速網絡和高性能計算應用，以實現極高的系統帶寬、低延遲和高性能。MDI簽核的ANSYS多物理場仿真解決方案能提供完整的2.5D/3D-IC方法，用于對芯片、封裝和電路板以及系統設計進行寬頻譜范圍內的功率、信號以及熱完整性與可靠性分析，以提高工程效率、實現仿真精度并加速獲得結果。
ANSYS? Icepak?與ANSYS? RedHawk?系列產品的電源、信號和熱完整性及可靠性分析解決方案均獲得了Samsung Foundry的認證，該認證允許通過硅通孔、微凸點、高帶寬存儲器、高速接口和不同晶片對硅interposer進行詳細建模，這對于準確仿真功率、信號和熱完整性效應來說至關重要。
三星電子公司Foundry設計技術團隊副總裁Jung Yun Choi說：“Samsung Foundry和ANSYS高級MDI封裝參考流程使我們雙方的共同客戶能夠通過準確分析芯片、封裝和電路板之間的復雜互連來滿足更高的功率、性能和面積要求，并降低成本，縮短周轉時間。
展開 臺積電采用Ansys多物理場平臺分析其CoWoS?和InFO技術的電源、熱和信號完整性
主要亮點
Ansys憑借其先進的半導體設計解決方案成功通過臺積電高速CoWoS?（晶圓基底芯片）和InFO（集成扇出型）2.5D與3D高級封裝技術認證。
Ansys綜合全面的電源、熱和信號完整性分析引擎套件可仿真、計算和緩解可靠性問題，從而實現最佳電氣性能。
Ansys憑借其先進的半導體設計解決方案成功通過臺積電的高速CoWoS?與硅interposer（CoWoS?-S）以及RDL互聯InFO（InFO-R）的高級封裝技術認證。賦能客戶對電源、信號完整性，分析熱效應產生的影響進行簽核，確保完整一體的2.5D和3D硅系統的可靠性。
TSMC認證了Ansys? RedHawk?和Ansys? RaptorH?多物理場解決方案系列，這包括用于新一代CoWoS?-S和InFO-R高級封裝技術的Ansys? Redhawk-SC Electrothermal?。該認證包括晶圓裸片和封裝協同仿真與協同分析，支持提取、電源和信號完整性分析、電源和信號電遷移（EM）分析以及熱分析等。這套綜合全面的電源、熱、信號完整性和EM分析工具解決方案將幫助仿真、計算和緩解可靠性問題，以獲得最佳電氣性能。
臺積電設計基礎架構管理事業部高級總監Suk Lee表示：“我們雙方開展協作將Ansys多物理場解決方案與臺積電的CoWoS?和InFO高級封裝技術結合成果顯著，這有助于我們雙方客戶應對設計難題和技術挑戰。通過我們目前與Ansys的合作，客戶能改進并驗證他們的前沿設計，滿足嚴苛的性能和可靠性標準?！?/span>
展開 面向受眾
高級封裝（3DIC）SoC設計工程師，SoC電源設計工程師，先進工藝layout設計工程師。
時間
2022年4月27日（周三）16:00-17:00
費用
免費
講師簡介
丁萍|Sanechips
丁萍，Sanechips高級物理設計工程師，專注先進工藝及高級封裝項目的電源完整性設計及仿真，具有豐富的項目經驗和仿真經驗。
點擊報名：https://v.ansys.com.cn/Live/j5Ed1CZe?source=jishulink
臺積電采用Ansys多物理場平臺分析其CoWoS?和InFO技術的電源、熱和信號完整性
主要亮點
Ansys憑借其先進的半導體設計解決方案成功通過臺積電高速CoWoS?（晶圓基底芯片）和InFO（集成扇出型）2.5D與3D高級封裝技術認證。
Ansys綜合全面的電源、熱和信號完整性分析引擎套件可仿真、計算和緩解可靠性問題，從而實現最佳電氣性能。
Ansys憑借其先進的半導體設計解決方案成功通過臺積電的高速CoWoS?與硅interposer（CoWoS?-S）以及RDL互聯InFO（InFO-R）的高級封裝技術認證。賦能客戶對電源、信號完整性，分析熱效應產生的影響進行簽核，確保完整一體的2.5D和3D硅系統的可靠性。
TSMC認證了Ansys? RedHawk?和Ansys? RaptorH?多物理場解決方案系列，這包括用于新一代CoWoS?-S和InFO-R高級封裝技術的Ansys? Redhawk-SC Electrothermal?。該認證包括晶圓裸片和封裝協同仿真與協同分析，支持提取、電源和信號完整性分析、電源和信號電遷移（EM）分析以及熱分析等。這套綜合全面的電源、熱、信號完整性和EM分析工具解決方案將幫助仿真、計算和緩解可靠性問題，以獲得最佳電氣性能。
臺積電設計基礎架構管理事業部高級總監Suk Lee表示：“我們雙方開展協作將Ansys多物理場解決方案與臺積電的CoWoS?和InFO高級封裝技術結合成果顯著，這有助于我們雙方客戶應對設計難題和技術挑戰。通過我們目前與Ansys的合作，客戶能改進并驗證他們的前沿設計，滿足嚴苛的性能和可靠性標準?！?/span>
展開 
高級封裝的相關專題、標簽、搜索
高級封裝的最新內容
在先進工藝和高級封裝的電源完整性分析上具有豐富的工程項目經驗。專注為客戶提供Ansys的多物理場Sign-off解決方案，滿足嚴苛的電源、性能、散熱及可靠性要求，幫助客戶信心百倍地加速設計收斂，獲得最佳的PPA權衡。
在先進工藝和高級封裝的電源完整性分析上具有豐富的工程項目經驗。專注為客戶提供Ansys的多物理場Sign-off解決方案，滿足嚴苛的電源、性能、散熱及可靠性要求，幫助客戶信心百倍地加速設計收斂，獲得最佳的PPA權衡。
根據韓媒thelec報道，LG化學電子材料·半導體材料開發·加工材料PJT林敏英PL于4月24日在首爾COEX由thelec主辦的“2024高級半導體封裝創新技術會議”中稱“正在開發FC-BGA用Build-up Film(BF)”。
ABF是用于生產FC-BGA、玻璃基板等的一種絕緣體。目前日本企業味之素壟斷了ABF市場，并以帶自身企業名稱的ABF作為產品名。
主要亮點
Ansys憑借向臺積電最新工藝技術提供代工廠認證的先進電源完整性及可靠性簽核認證工具，榮獲“聯合研發2nm與N3P設計基礎架構”類獎項
Ansys憑借向臺積電3DFabric高級封裝技術提供電源完整性及散熱可行性分析
它們也是具有集成冷卻通道的高級封裝組件以及 CPU 和 GPU 等高性能計算機處理器的絕佳解決方案。
對于這樣的復雜芯片系統提供高效支持的半導體技術首先是高級封裝技術。使用高級封裝技術，可以把復雜芯片系統以高效的形式集成在一個封裝內，并且提供非常高的通信帶寬，因此可以為系統級芯片創新提供支持。
在先進工藝和高級封裝（例如Cowos、InFO，3DIC）的電源完整性分析上具有豐富的工程項目仿真經驗。
專注為客戶提供Ansys的多物理場Sign-off解決方案，滿足嚴苛的電源、性能、散熱及可靠性要求，幫助客戶信心百倍地加速設計收斂，獲得最佳的PPA權衡。
高級封裝，并非是簡單封裝的疊加。這不太可能是一個只由傳統下游封裝制造商所能發起的戰斗。這注定是從晶圓加工廠的設計源頭，所發起的qiang聲。無論是高級封裝，還是小芯片，都只能從芯片設計出發。這條路線的基準，大概率只能由芯片制造商來推進，而不是傳統封裝公司。
原子可以變得愉快起來。它們習以為常的平層房屋，將要拔地而起變成高樓大廈。微小的芯片，開始多了許多鄰居。
該CPU將會使用Intel 7工藝，并且大規模使用了chiplet（芯片粒）技術，從而讓單個CPU中可以包含高達60個核心，從而讓Intel不至于在高級封裝驅動的下一代CPU競爭中落后AMD。
Sapphire Rapids早在幾年前就已經宣布要開發，而其正式出貨在多次推遲后，終于在最近幾個月有了更確定的消息。
我們欣喜的看到，隨著芯片發展從單純制程演進到制程和系統級高級封裝技術共同快速發展，EDA行業的格局已經從傳統的“三巨頭”變化為“四巨頭 - 四大EDA廠商”。
