高級封裝的案例
Intel的3D堆疊能否為摩爾定律續命？
除了之前說的可以降低使用最先進半導體工藝芯片粒的面積以提升良率，從而加快新工藝芯片上市速度間接提升性能之外，更主要的性能提升空間來自于封裝技術本身的性能提升以及芯片新架構帶來的性能提升。
從高級封裝技術本身來說，其主要的性能提升主要是指更高密度、支持更高頻率信號的互聯線，以及更復雜的堆疊模式。互聯線方面的提升帶來的最直觀性能改善來自于更高芯片之間（包括處理器與內存）的通信帶寬。在高級封裝出現之前，芯片間通信的帶寬往往取決于PCB板上走線的密度以及其走線支持的信號頻率，而PCB板這里是摩爾定律管不到的地方。2000年第一代DDR推出時的接口頻率是100MHz，而到2015年未使用高級封裝的DDR4 的接口頻率是1200MHz，內存帶寬在15年間僅上升12倍，這遠遠小于處理器的性能提升速度，因此內存帶寬事實上成為了系統性能的瓶頸，即所謂的“內存墻”。而當基于高級封裝的HBM出現時，一下將內存帶寬由DDR4時代的19.2GB/s提升到了128GB/s，HBM2更是提升到了256GB/s，可謂是質的提升。HBM帶來的性能提升主要來自于高級封裝優質的互聯線，一方面走線密度大大提升，之前DDR系列的借口寬度為64，而HBM則提升到了1024；
另一方面由于高級封裝走線對于高頻信號的支持遠好于傳統PCB，因此未來有更大的潛力能繼續提升芯片間的通信速度，從而讓“內存墻”問題不復存在。在堆疊模式方面，我們看到了Foveros從2.5D進化到了3D，未來可望還能實現更多層次的堆疊等。然而，新的堆疊工藝開發難度遠高于高級封裝內走線密度的提升，因此我們在未來幾年內更有希望看到的是使用高級封裝技術帶來的更方便靈活同時也速度更高的芯片間通信。
除了高級封裝本身帶來的直接性能提升，More than Moore在未來對于芯片的性能提升潛力來自于新的處理器架構設計。
展開 ANSYS多物理場仿真解決方案憑借其多晶片集成高級封裝技術獲得了Samsung Foundry認證
ANSYS和三星支持AI、5G、汽車、高性能計算和網絡應用的全新3D-IC參考流程
2019年10月17日，匹茲堡訊– ANSYS（NASDAQ:ANSS）多物理場仿真解決方案憑借其最新的多晶片集成TM (MDI)高級2.5D/3D集成電路 (2.5D/3D-IC)封裝技術獲得了Samsung Foundry認證。 在為人工智能（AI）、5G、汽車、網絡和高性能計算（HPC）等應用設計2.5/3D-IC時，該認證使雙方客戶能夠在更小的尺寸內提高性能并降低功耗。
由三星MDI支持的系統級封裝設計非常復雜，多個晶片以2.5D/3D封裝配置集成在一個interposer上。MDI流能與單個畫布中的分析、實施和物理驗證相結合，并獨具早期系統級路徑發現和復雜的多物理場簽核功能。這些設計廣泛應用于AI、5G、汽車、高速網絡和高性能計算應用，以實現極高的系統帶寬、低延遲和高性能。MDI簽核的ANSYS多物理場仿真解決方案能提供完整的2.5D/3D-IC方法，用于對芯片、封裝和電路板以及系統設計進行寬頻譜范圍內的功率、信號以及熱完整性與可靠性分析，以提高工程效率、實現仿真精度并加速獲得結果。
ANSYS? Icepak?與ANSYS? RedHawk?系列產品的電源、信號和熱完整性及可靠性分析解決方案均獲得了Samsung Foundry的認證，該認證允許通過硅通孔、微凸點、高帶寬存儲器、高速接口和不同晶片對硅interposer進行詳細建模，這對于準確仿真功率、信號和熱完整性效應來說至關重要。
三星電子公司Foundry設計技術團隊副總裁Jung Yun Choi說：“Samsung Foundry和ANSYS高級MDI封裝參考流程使我們雙方的共同客戶能夠通過準確分析芯片、封裝和電路板之間的復雜互連來滿足更高的功率、性能和面積要求，并降低成本，縮短周轉時間。
展開 4/27 5nm InFO設計中的PI簽核方法介紹
面向受眾
高級封裝（3DIC）SoC設計工程師，SoC電源設計工程師，先進工藝layout設計工程師。
時間
2022年4月27日（周三）16:00-17:00
費用
免費
講師簡介
丁萍|Sanechips
丁萍，Sanechips高級物理設計工程師，專注先進工藝及高級封裝項目的電源完整性設計及仿真，具有豐富的項目經驗和仿真經驗。
點擊報名：https://v.ansys.com.cn/Live/j5Ed1CZe?source=jishulink
Ansys多物理場解決方案通過臺積電新一代高速3D-IC封裝技術認證
臺積電采用Ansys多物理場平臺分析其CoWoS?和InFO技術的電源、熱和信號完整性
主要亮點
Ansys憑借其先進的半導體設計解決方案成功通過臺積電高速CoWoS?（晶圓基底芯片）和InFO（集成扇出型）2.5D與3D高級封裝技術認證。
Ansys綜合全面的電源、熱和信號完整性分析引擎套件可仿真、計算和緩解可靠性問題，從而實現最佳電氣性能。
Ansys憑借其先進的半導體設計解決方案成功通過臺積電的高速CoWoS?與硅interposer（CoWoS?-S）以及RDL互聯InFO（InFO-R）的高級封裝技術認證。賦能客戶對電源、信號完整性，分析熱效應產生的影響進行簽核，確保完整一體的2.5D和3D硅系統的可靠性。
TSMC認證了Ansys? RedHawk?和Ansys? RaptorH?多物理場解決方案系列，這包括用于新一代CoWoS?-S和InFO-R高級封裝技術的Ansys? Redhawk-SC Electrothermal?。該認證包括晶圓裸片和封裝協同仿真與協同分析，支持提取、電源和信號完整性分析、電源和信號電遷移（EM）分析以及熱分析等。這套綜合全面的電源、熱、信號完整性和EM分析工具解決方案將幫助仿真、計算和緩解可靠性問題，以獲得最佳電氣性能。
臺積電設計基礎架構管理事業部高級總監Suk Lee表示：“我們雙方開展協作將Ansys多物理場解決方案與臺積電的CoWoS?和InFO高級封裝技術結合成果顯著，這有助于我們雙方客戶應對設計難題和技術挑戰。通過我們目前與Ansys的合作，客戶能改進并驗證他們的前沿設計，滿足嚴苛的性能和可靠性標準。”
展開 
Ansys多物理場解決方案通過臺積電新一代高速3D-IC封裝技術認證
臺積電采用Ansys多物理場平臺分析其CoWoS?和InFO技術的電源、熱和信號完整性
主要亮點
Ansys憑借其先進的半導體設計解決方案成功通過臺積電高速CoWoS?（晶圓基底芯片）和InFO（集成扇出型）2.5D與3D高級封裝技術認證。
Ansys綜合全面的電源、熱和信號完整性分析引擎套件可仿真、計算和緩解可靠性問題，從而實現最佳電氣性能。
Ansys憑借其先進的半導體設計解決方案成功通過臺積電的高速CoWoS?與硅interposer（CoWoS?-S）以及RDL互聯InFO（InFO-R）的高級封裝技術認證。賦能客戶對電源、信號完整性，分析熱效應產生的影響進行簽核，確保完整一體的2.5D和3D硅系統的可靠性。
TSMC認證了Ansys? RedHawk?和Ansys? RaptorH?多物理場解決方案系列，這包括用于新一代CoWoS?-S和InFO-R高級封裝技術的Ansys? Redhawk-SC Electrothermal?。該認證包括晶圓裸片和封裝協同仿真與協同分析，支持提取、電源和信號完整性分析、電源和信號電遷移（EM）分析以及熱分析等。這套綜合全面的電源、熱、信號完整性和EM分析工具解決方案將幫助仿真、計算和緩解可靠性問題，以獲得最佳電氣性能。
臺積電設計基礎架構管理事業部高級總監Suk Lee表示：“我們雙方開展協作將Ansys多物理場解決方案與臺積電的CoWoS?和InFO高級封裝技術結合成果顯著，這有助于我們雙方客戶應對設計難題和技術挑戰。通過我們目前與Ansys的合作，客戶能改進并驗證他們的前沿設計，滿足嚴苛的性能和可靠性標準。”
展開 Ansys多物理場解決方案通過臺積電新一代高速3D-IC封裝技術認證
臺積電采用Ansys多物理場平臺分析其CoWoS?和InFO技術的電源、熱和信號完整性
主要亮點
Ansys憑借其先進的半導體設計解決方案成功通過臺積電高速CoWoS?（晶圓基底芯片）和InFO（集成扇出型）2.5D與3D高級封裝技術認證。
Ansys綜合全面的電源、熱和信號完整性分析引擎套件可仿真、計算和緩解可靠性問題，從而實現最佳電氣性能。
Ansys憑借其先進的半導體設計解決方案成功通過臺積電的高速CoWoS?與硅interposer（CoWoS?-S）以及RDL互聯InFO（InFO-R）的高級封裝技術認證。賦能客戶對電源、信號完整性，分析熱效應產生的影響進行簽核，確保完整一體的2.5D和3D硅系統的可靠性。
TSMC認證了Ansys? RedHawk?和Ansys? RaptorH?多物理場解決方案系列，這包括用于新一代CoWoS?-S和InFO-R高級封裝技術的Ansys? Redhawk-SC Electrothermal?。該認證包括晶圓裸片和封裝協同仿真與協同分析，支持提取、電源和信號完整性分析、電源和信號電遷移（EM）分析以及熱分析等。這套綜合全面的電源、熱、信號完整性和EM分析工具解決方案將幫助仿真、計算和緩解可靠性問題，以獲得最佳電氣性能。
臺積電設計基礎架構管理事業部高級總監Suk Lee表示：“我們雙方開展協作將Ansys多物理場解決方案與臺積電的CoWoS?和InFO高級封裝技術結合成果顯著，這有助于我們雙方客戶應對設計難題和技術挑戰。
展開 ANSYS的業界領先解決方案能夠在整個設計領域中大顯身手！
ANSYS和臺積電攜手支持高級封裝技術的多晶片分析。經過臺積電認證后，ANSYS? RedHawk?、ANSYS? RedHawk-CTATM和ANSYS? CSM?能夠支持臺積電Wafer on Wafer（WoW）和Chip on Wafer on Substrate（CoWoS?）等高級封裝技術。上述解決方案包括晶片和封裝協同仿真和協同分析，支持提取、電源和信號完整性分析、電源和信號電遷移分析以及熱分析等。CoWoS和WoW技術可通過多晶片集成來縮小封裝尺寸。
臺積電設計基礎設施市場營銷部門的高級總監Suk Lee指出：“高級封裝技術將成為尖端高性能計算（HPC）、云計算和汽車電子系統等領域中實現超高性能、高系統帶寬和低功耗的關鍵助推力量。ANSYS解決方案能幫助客戶開展高級多晶片仿真，進而滿足所需的性能和可靠性目標。”
ANSYS的總經理John Lee指出：“通過探索、原型設計和驗收，ANSYS的業界領先解決方案能夠在芯片、封裝到系統等整個設計領域中大顯身手。我們與臺積電保持緊密的合作關系，這有助于客戶信心十足地開展新一代半導體芯片設計。
更多詳情，點擊“閱讀原文”獲取~
展開 報名 | 5nm InFO設計中的PI簽核方法介紹
作為延續和超越摩爾定律的最大 “殺手锏” ，Chiplets和3DIC等高級封裝已成為當前IC設計的必然趨勢。高級封裝在集成度、性能、功耗、設計自由度等方面帶來的優勢不必贅言，但是同時它也帶了諸多挑戰。例如更高的設計復雜度，分析、驗證和signoff的難度大大提升，同時還需要考慮到噪聲耦合、熱電耦合，機械應力等各項因素。
4月27日，Ansys將推出主題網絡研討會『5nm InFO設計中的PI簽核方法介紹』， 本次活動特別邀請到中興微電子Sanechips高級物理設計工程師丁萍做相關介紹，歡迎預約本場活動，了解更多詳情。
時間
4月27日（星期三），16:00-17:00
講師介紹
丁萍 | Sanechips高級物理設計工程師
丁萍，Sanechips高級物理設計工程師，專注先進工藝及高級封裝項目的電源完整性設計及仿真，具有豐富的項目經驗和仿真經驗。
費用
免費
點擊預約即可報名
或掃碼提交報名信息
點播內容推薦 | 3D chiplet設計電源完整性簽核解決方案
內容簡介：Ansys RedHawk-SC具有綜合全面的功能和容量，以開展大規模chiplet仿真。并行仿真流程為chiplet電源建模提供了優秀的解決方案，包括裸片間耦合噪聲，同時能夠保持芯片-封裝-系統協同分析的精度，通過RedHawk-SC_ET流程，我們能夠輕松裝配裸片并完全自動地連接它們。
展開 芯片行業，新的關鍵詞
對于這樣的復雜芯片系統提供高效支持的半導體技術首先是高級封裝技術。使用高級封裝技術，可以把復雜芯片系統以高效的形式集成在一個封裝內，并且提供非常高的通信帶寬，因此可以為系統級芯片創新提供支持。例如，高級封裝可以把傳統的片上緩存（cache）和處理器芯片以芯片粒的形式集成在一起，這樣就大大減少了半導體工藝對于cache容量的限制，從而為系統設計提供了更大的設計空間，而這樣的設計（3D V-Cache）已經被證明可以顯著改善處理器的性能并且AMD已經在產品中使用。在未來，我們可望會看到更多的設計。
另一個與之相關的重要技術是IO接口技術，即能夠進一步改進芯片之間互聯的傳輸速度和效率。在Lisa Su的主旨演講中，除了高級封裝可以提升封裝內芯片數據互聯帶寬之外，另外一個重要的維度是中長距離數據互聯，用于在多個芯片系統之間以及在多臺服務器之間高速高效地傳遞數據。這樣的IO接口技術的演進可以大大減少系統中各個組件之間互相通信的開銷，從而實現高效率的復雜芯片系統。在中距離（芯片之間）的數據互聯角度，超高速SerDes技術將會成為未來的重要支撐技術。在今年的ISSCC上，Nvidia也發布了其用于芯片封裝間互聯的NvLink-C2C技術，可以實現高達40Gbps/pin，并且已經用在了其下一代GPU系統（Hopper）中，可見數據互聯技術的重要性已經成為了芯片巨頭的共識。
而在長距離互聯上，光互聯技術可望會成為技術演進的主要方向，其傳輸距離可達10m到2km，并且傳輸能量開銷可以很低（<1pJ/bit）。
展開 16:00直播！Ansys Redhawk-SC 2023 R1新功能介紹
隨著高級封裝設計的快速發展，RedHawk-SC在capacity和capability上也在持續提升，以滿足不同類型的3DIC設計和客戶的各種分析需求，我們也將在本次webinar中進行分享
演講人介紹
Julia Zou，Ansys Senior Application AE
2020年加入Ansys，負責Ansys半導體業務部Redhawk-SC/Pathfinder-SC/Redhawk產品的售前/售后技術支持以及項目仿真的咨詢工作。
在先進工藝和高級封裝（例如Cowos、InFO，3DIC）的電源完整性分析上具有豐富的工程項目仿真經驗。
專注為客戶提供Ansys的多物理場Sign-off解決方案，滿足嚴苛的電源、性能、散熱及可靠性要求，幫助客戶信心百倍地加速設計收斂，獲得最佳的PPA權衡。
點擊鏈接 免費報名
https://v.ansys.com.cn/live/aW0Q8uIr?source=jishulink
更多精彩直播：
Ansys 2023 R1系列直播合集
—END—
展開 Ansys進入EDA廠商第一梯隊，這對3D-IC意味著什么？
我們欣喜的看到，隨著芯片發展從單純制程演進到制程和系統級高級封裝技術共同快速發展，EDA行業的格局已經從傳統的“三巨頭”變化為“四巨頭 - 四大EDA廠商”。
GUC采用Ansys先進仿真工作流程加快新一代應用的先進IC設計
GUC為客戶的高級ASICS應用提供業界領先的DIE-TO-DIE INTERCONNECT解決方案
Ansys HFSS 3D Layout的工作流程通過整合包含ECADXplorer在內的多種創新工具，使GUC工程師能夠加快仿真速度并求解極為復雜的幾何結構。ECADXplorer是一種功能強大的全新GDS編輯平臺，能夠簡化設計操作，加快仿真速度。通過將前沿網格劃分技術與Ansys行業領先的3D HFSS求解器相結合，該工作流程可將仿真設置時間從數小時減少到幾分鐘。這有助于GUC的先進IC設計師以最高精度有效提取其設備的S參數模型，此外，該工作流程還推動了GLink等變革技術的研發。GLink功耗比其他方案低6-10倍，并且占用的芯片面積小了2倍。
GUC首席技術官Igor Elkanovich表示：“高級IC封裝設計非常復雜，因為需要在縮小尺寸的同時不斷提高功能性并降低功耗。我們的AI、HPC和網絡客戶廣泛采用GLink的勢頭，支持了我們構建豐富IP產品組合并深化我們高級封裝設計專業技術的承諾。HFSS 3D Layout可幫助我們工程團隊降低高級IC設計復雜性，集成異構芯片，并提高多芯片性能，以確保客戶更快獲得新的AI、HPC和數據中心網絡產品。”
Ansys高級副總裁Shane Emswiler指出：“通過這個改進的工作流程，Ansys能夠通過大幅簡化設計流程提高了GUC高級IC設計師的效率。
展開 如何跑步進入Chiplet時代？
封裝行業正在努力將小芯片（chiplet）的采用范圍擴大到幾個芯片供應商之外，為下一代 3D 芯片設計和封裝奠定基礎。
新的小芯片標準和用于確定給定基于小芯片的設計可行性的成本分析工具是兩個新的重要部分。與其他努力一起，他們目標是推動小芯片模型向前發展，盡管該技術仍存在挑戰和差距。
使用這種方法，封裝公司可以在庫中擁有具有不同功能和工藝節點的模塊化芯片或小芯片“菜單”。然后，芯片客戶可以選擇這些小芯片中的任何一個，并將它們組裝在一個先進的封裝中，從而產生一種新的、復雜的芯片設計，作為片上系統 (SoC) 的替代品。
小芯片模型已被英特爾、AMD 和 Marvell 等公司證明有效，這些公司設計自己的小芯片和互連。現在，該行業的其他公司正在探索小芯片，主要是因為擴展對許多人來說變得過于困難和昂貴，而且遷移到新節點的功率和性能優勢正在縮小。高級封裝提供了一種在不同技術節點上組合芯片的經濟高效的方式，而小芯片則提供了增加互連 RC 延遲的解決方案。它們還承諾更快地開發復雜芯片，并且可以針對特定市場和應用進行定制。
傳統上，為了開發復雜的 IC 產品，供應商設計了一種將所有功能集成在同一芯片上的芯片。在隨后的每一代中，每個芯片的功能數量都急劇增加。在最新的 7nm 和 5nm 節點上，成本和復雜性飆升。（節點是指特定的過程及其設計規則。）
“設計新硅節點的成本正在上升，”谷歌高級技術開發工程師 Mudasir Ahmad 在最近的一次演講中說。“只是為了給你一個規模，現在做 5nm 芯片的成本與做 10nm 和 7nm 芯片的成本加起來差不多或差不多。它非常昂貴。”
雖然傳統方法仍然是新設計的一種選擇，但小芯片為客戶提供了另一種解決方案。但與任何新技術一樣，chiplet 集成并不簡單。
展開 10/22 | Ansys RaptorH：高速SoC、混合信號及射頻芯片的電磁建模
以下RaptorH功能將在會上做介紹：
如何獲取適配每個仿真任務的最佳引擎
易于使用的GUI界面針對芯片級EM分析進行的優化
芯片工藝廠認證和工藝廠tech file相關信息
FinFET支持先進工藝到5nm及以下
課程簡介：
先進設計，如3D-IC、Silicon Interposer及高級封裝上電磁現象，從而縮短芯片設計周期并提高性能和可靠性。RaptorH集成了Ansys旗艦級通用3D全波電磁仿真引擎HFSS的保真度，和芯片級專用電磁仿真引擎RaptorX的速度和高容量架構，有效地幫助客戶解決電磁串擾問題，避免可能導致設計周期延長、風險增大、成本升高以及性能不理想等不良影響。
近期，Ansys RaptorH仿真解決方案也已正式通過三星Foundry認證，用于研發高速SoC和2.5維/三維集成電路（2.5D/3D-IC）。
培訓時間：
2020年10月22日（周四） 16:00~ 17:00
主講講師：
成捷
Ansys半導體事業部主任應用工程師，主要負責Totem/PathFinder/Helic等產品的支持。對模擬及混合信號設計的功耗、電源完整性、可靠性及電磁串擾等問題有較全面的理解和豐富的經驗。
點擊圖片或點擊報名鏈接報名：http://event.31huiyi.com/1909663237/index?c=jishulink
展開 直播推薦 |Ansys RaptorH：高速SoC、混合信號及射頻芯片的電磁建模
以下RaptorH功能將在會上做介紹：
如何獲取適配每個仿真任務的最佳引擎
易于使用的GUI界面針對芯片級EM分析進行的優化
芯片工藝廠認證和工藝廠tech file相關信息
FinFET支持先進工藝到5nm及以下
課程簡介：
先進設計，如3D-IC、Silicon Interposer及高級封裝上電磁現象，從而縮短芯片設計周期并提高性能和可靠性。RaptorH集成了Ansys旗艦級通用3D全波電磁仿真引擎HFSS的保真度，和芯片級專用電磁仿真引擎RaptorX的速度和高容量架構，有效地幫助客戶解決電磁串擾問題，避免可能導致設計周期延長、風險增大、成本升高以及性能不理想等不良影響。
近期，Ansys RaptorH仿真解決方案也已正式通過三星Foundry認證，用于研發高速SoC和2.5維/三維集成電路（2.5D/3D-IC）。
培訓時間：
2020年10月22日（周四） 16:00~ 17:00
主講講師：
成捷
Ansys半導體事業部主任應用工程師，主要負責Totem/PathFinder/Helic等產品的支持。對模擬及混合信號設計的功耗、電源完整性、可靠性及電磁串擾等問題有較全面的理解和豐富的經驗。
點擊圖片或點擊報名鏈接報名：http://event.31huiyi.com/1909663237/index?c=jishulink
展開 