作為延續和超越摩爾定律的最大“殺手锏”，Chiplets和3DIC等高級封裝已成為當前IC設計的必然趨勢。高級封裝在集成度、性能、功耗、設計自由度等方面帶來的優勢不必贅言，但是同時它也帶了諸多挑戰。例如更高的設計復雜度，分析、驗證和signoff的難度大大提升，同時還需要考慮到噪聲耦合、熱電耦合，機械應力等各項因素。

（1）  使用高精度的 Concurrent flow分析3DIC和Chiplets設計中電源網絡的質量和可靠性，對于從die到interposer再到pkg及整個系統來講都是至關重要的。Concurrent flow不僅考慮了每顆die上shared P/G nets和decap對其他die的影響，同時還會考慮每顆die之間的coupling效應。

（2）    對其中一顆die或其中某些die做快速迭代時，我們使用integrated flow來實現快速的電源完整性分析。它可以把當前不care的一些die進行reduce簡化處理，但是依然會考慮每顆die之間的coupling效應，所以我們care的芯片的分析精度是沒有折損的。

（3）    對于out-sourcing的芯片，vendor一般只提供CPM。我們用CPM based flow來完成整個系統的仿真，把CPM帶進來可以仿真到它對care die的影響（噪聲）。這個flow速度很快，仿真精度也能夠滿足需求，并且對memory和disk 的占用會有大幅度的減少。

高級封裝（3DIC）SoC設計工程師，SoC電源設計工程師，先進工藝layout設計工程師。

2022年4月27日（周三）16:00-17:00

免費

丁萍|Sanechips

丁萍，Sanechips高級物理設計工程師，專注先進工藝及高級封裝項目的電源完整性設計及仿真，具有豐富的項目經驗和仿真經驗。