IC設(shè)計(jì)的案例
大陸IC設(shè)計(jì)產(chǎn)業(yè)里程碑：總體產(chǎn)值已超中國(guó)臺(tái)灣
例如說，中國(guó)大陸的IC設(shè)計(jì)公司會(huì)向臺(tái)灣晶圓廠投片、大陸晶圓廠也會(huì)委托臺(tái)灣封測(cè)業(yè)者進(jìn)行IC封裝測(cè)試業(yè)務(wù)；另一方面，臺(tái)灣晶片業(yè)者為了在地供貨的考量，一些低階的產(chǎn)品也是會(huì)向?qū)Π侗就翉S商投產(chǎn)的。在這種情況下，整個(gè)供應(yīng)鏈環(huán)環(huán)相扣，雖未達(dá)唇齒相依，但關(guān)系已越來越密切。
「比一比」的重點(diǎn)只是把兩岸半導(dǎo)體產(chǎn)業(yè)攤開來檢視，以達(dá)知己知彼的目的。其實(shí)，就客觀的數(shù)據(jù)顯示，兩岸的晶圓代工及封測(cè)產(chǎn)業(yè)的產(chǎn)值與產(chǎn)能已有逾7成的全球市占率，然而，就IC設(shè)計(jì)的部分，兩岸IC設(shè)計(jì)公司的產(chǎn)值還不到美國(guó)廠商的一半，這才是比較值得思考的議題。
圖片來源：Pixabay
中國(guó)IC設(shè)計(jì)業(yè)者迅速竄起2017年產(chǎn)值已超越臺(tái)灣
雖然IC Insights 于2018年3月發(fā)布的市場(chǎng)調(diào)查數(shù)據(jù)顯示，臺(tái)灣IC設(shè)計(jì)業(yè)的市占于2017年仍穩(wěn)居全球第二，但毫無疑問的，中國(guó)業(yè)者在IC設(shè)計(jì)產(chǎn)業(yè)中所扮演的角色已越來越重要；另一方面，工研院IEK及集邦科技（TrendForce）的調(diào)研則顯示大陸IC設(shè)計(jì)業(yè)者2017年的產(chǎn)值已超越臺(tái)灣業(yè)者，顯示臺(tái)灣IC設(shè)計(jì)業(yè)雖然在銷售額部分全球排名第二，但產(chǎn)值已退居第三位。
IC Insights于今年3月份發(fā)布的McClean報(bào)告中指出，自2010年起，中國(guó)IC設(shè)計(jì)業(yè)者的市占率不斷攀升，從2010年5%的全球市占率快速攀升至2017年的11% (圖1 )。此外，在2009年的時(shí)候，在全球前50大的無晶圓廠IC設(shè)計(jì)公司中，中國(guó)業(yè)者只有海思半導(dǎo)體一家上榜，但到了2017年，中國(guó)業(yè)者已占了10席，包括海思半導(dǎo)體、紫光展銳、中興微電子、華大半導(dǎo)體、南瑞智芯微電子、銳迪科(RDA)、ISSI (矽成)、瑞芯微（Rockchip）、全志（All winner）、及瀾起科技（Montage）。
展開 科普時(shí)刻 | 3D-IC設(shè)計(jì)：芯片集成的創(chuàng)新方法
上述局限性，促使設(shè)計(jì)人員采用更具革命性的方法：3D-IC設(shè)計(jì)。與傳統(tǒng)的2D-IC設(shè)計(jì)相比，這種方法具有多種優(yōu)勢(shì)，包括提高性能、降低功耗和縮小外形尺寸。此外，相較于2D-IC，3D-IC設(shè)計(jì)技術(shù)還可實(shí)現(xiàn)異構(gòu)集成，更高效地利用空間并提高電氣性能。
3D-IC使用硅中介（silicon interposer）和TSV，以便在不同IP之間實(shí)現(xiàn)更好的連接。硅中介是一種用于2.5D和3D-IC設(shè)計(jì)的薄硅晶片，可以在單個(gè)封裝中連接多個(gè)裸片或芯片。它可作為放置芯片的基板，并使用較小間距垂直TSV和微突進(jìn)行連接。與傳統(tǒng)的2D-IC相比，這可以實(shí)現(xiàn)更好的散熱、更低的功耗、更高的密度和更出色的電氣性能。
3D-IC的設(shè)計(jì)挑戰(zhàn)
3D-IC設(shè)計(jì)面臨一些多物理場(chǎng)挑戰(zhàn)，包括傳熱、電遷移、應(yīng)力和應(yīng)變以及熱膨脹。這些挑戰(zhàn)是由于3D-IC的復(fù)雜性和互聯(lián)性而產(chǎn)生的，其中多個(gè)芯片相互堆疊，并使用TSV和微突進(jìn)行連接。
熱膨脹也是3D-IC設(shè)計(jì)中的一項(xiàng)挑戰(zhàn)。隨著IC溫度的變化，IC中使用的不同材料將以不同的速率膨脹，從而導(dǎo)致應(yīng)力和翹曲，影響其性能和可靠性。傳熱會(huì)使3D-IC設(shè)計(jì)中的溫度分布進(jìn)一步復(fù)雜化。由于晶體管和其他組件的高密度，3D-IC中的傳熱變得非常困難。大多數(shù)熱量都滯留在系統(tǒng)中，導(dǎo)致溫度升高。這種現(xiàn)象被稱為自熱。3D-IC由數(shù)十億個(gè)組件組成，這些組件通過較長(zhǎng)的互連線連接。這些長(zhǎng)連接產(chǎn)生的焦耳熱，是導(dǎo)致整體溫度升高的另一個(gè)主要因素。在設(shè)計(jì)3D-IC時(shí)，必須對(duì)這些熱源進(jìn)行監(jiān)控和分析，以確保可靠的性能。
Ansys Redhawk-SC Electrothermal提供了一種黃金標(biāo)準(zhǔn)技術(shù)，用于進(jìn)行使用硅中介的3D-IC設(shè)計(jì)的熱行為仿真和檢查。您可以輕松地對(duì)3D-IC設(shè)計(jì)（包括硅中介）的幾何結(jié)構(gòu)和材料屬性進(jìn)行建模，并對(duì)設(shè)計(jì)中的傳熱進(jìn)行仿真。
展開 IC設(shè)計(jì)廠商去庫(kù)存進(jìn)程將持續(xù)至2023年上半年
受全球宏觀經(jīng)濟(jì)下行影響，半導(dǎo)體行業(yè)當(dāng)前正處于周期下行通道，尤其是后端 IC 領(lǐng)域下半年的壓力逐漸增加。整體半導(dǎo)體市場(chǎng)面臨高庫(kù)存、低需求的發(fā)展困境。
CINNO Research研究觀察，預(yù)計(jì)2022年第四季度全球消費(fèi)電子景氣度將持續(xù)下降，明年P(guān)C端的衰退影響將加劇。在汽車方面，整體需求保持旺盛，但是其能見度可看到明年第一季度，且新能源汽車的環(huán)比增速有所下滑。在智能手機(jī)市場(chǎng)方面，2022年上半年中國(guó)大陸市場(chǎng)智能機(jī)銷量創(chuàng)下2015年以來最差銷量成績(jī)，智能機(jī)銷量復(fù)蘇的遲緩減慢了上游IC設(shè)計(jì)廠商去庫(kù)存的進(jìn)程。
根據(jù)CINNO Research研究數(shù)據(jù)顯示，2022年第三季度，中國(guó)主要IC設(shè)計(jì)廠商的平均存貨周轉(zhuǎn)天數(shù)進(jìn)一步增至約216天。同時(shí)，由于庫(kù)存水位過高疊加需求持續(xù)性疲軟，本輪半導(dǎo)體周期下行時(shí)間恐長(zhǎng)于市場(chǎng)預(yù)期，IC設(shè)計(jì)廠商去庫(kù)存進(jìn)程將蔓延至2023年上半年。
在模擬類IC設(shè)計(jì)方面，2022年第三季度，中國(guó)大陸主要模擬類IC設(shè)計(jì)廠商的平均存貨周轉(zhuǎn)天數(shù)進(jìn)一步增至約163天，中國(guó)大陸模擬類IC設(shè)計(jì)廠商庫(kù)存水平小于國(guó)內(nèi)平均IC設(shè)計(jì)公司水平，但是中國(guó)大陸模擬類IC設(shè)計(jì)廠商平均存貨周轉(zhuǎn)天數(shù)增長(zhǎng)幅度高于國(guó)內(nèi)平均IC設(shè)計(jì)公司增長(zhǎng)水平，模擬類IC庫(kù)存壓力也在逐步加劇。
在消費(fèi)類IC設(shè)計(jì)方面，2022年第三季度，中國(guó)大陸主要消費(fèi)類IC設(shè)計(jì)廠商的平均存貨周轉(zhuǎn)天數(shù)進(jìn)一步增至約231天，中國(guó)大陸消費(fèi)類IC設(shè)計(jì)廠商庫(kù)存水平高于國(guó)內(nèi)平均IC設(shè)計(jì)公司庫(kù)存水平，但平均存貨周轉(zhuǎn)天數(shù)增長(zhǎng)幅度低于國(guó)內(nèi)平均IC設(shè)計(jì)公司增長(zhǎng)水平。
展開 一則問答：211集成電路專業(yè)，轉(zhuǎn)互聯(lián)網(wǎng)還是IC設(shè)計(jì)還是PCB？
問：
2016年西電集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)畢業(yè)，畢業(yè)后到某不知名私企做過Pcb繪制和單片機(jī)調(diào)試，干了一年半，后來看見別人當(dāng)律師很高大上考了兩年司法考試沒過，去律所實(shí)習(xí)后又不想當(dāng)律師了。后來又考了兩年公務(wù)員，筆試都沒過。現(xiàn)在法律不想弄，公務(wù)員又考怕了想在體制外找份工作。
現(xiàn)在糾結(jié)是學(xué)習(xí)數(shù)字Ic設(shè)計(jì)還是做之前的Pcb工作還是學(xué)習(xí)互聯(lián)網(wǎng)技術(shù)。
現(xiàn)在就Pcb有點(diǎn)基礎(chǔ)其他都是0，現(xiàn)在可以找到PCB的工作，但是互聯(lián)網(wǎng)和IC設(shè)計(jì)工資高點(diǎn)，我是找一份PCb的工作呢，還是學(xué)習(xí)互聯(lián)網(wǎng)技術(shù)或者學(xué)IC數(shù)字后端呢？我現(xiàn)在轉(zhuǎn)成功幾率多大呢？
答：
很多時(shí)候，選擇比能力更重要。
同樣的分?jǐn)?shù)，你和別人選了不同的學(xué)校，結(jié)果別人985，你211；
同樣的學(xué)校，你和別人選了不同的專業(yè)，結(jié)果別人電子信息，你材料化學(xué)；
同樣的專業(yè)，你和別人選了不同的去向，結(jié)果別人轉(zhuǎn)行互聯(lián)網(wǎng)，你進(jìn)廠刷瓶子。
這并非是什么難以理解的道理，市場(chǎng)需求和行業(yè)發(fā)展共同促成了這些應(yīng)屆生畢業(yè)之后所要面對(duì)的現(xiàn)實(shí)。
而這位同學(xué)的經(jīng)歷很好地說明了這個(gè)現(xiàn)實(shí)，16年西電的集成電路專業(yè)，當(dāng)初選數(shù)字IC后端設(shè)計(jì)的話，按部就班來說，應(yīng)該已經(jīng)是國(guó)內(nèi)頭部IC設(shè)計(jì)公司的后端設(shè)計(jì)高級(jí)工程師了，年薪保守估計(jì)在4OW+。
如果再理想化一點(diǎn)，當(dāng)年剛好進(jìn)了某家待上市的公司，入職之后拿到一定原始股，那可能現(xiàn)在就在討論30歲提前退休的安排了。
當(dāng)然，這更多是發(fā)生在互聯(lián)網(wǎng)大廠的故事，在IC行業(yè)仍是小概率事件。
展開 
GUC采用Ansys先進(jìn)仿真工作流程加快新一代應(yīng)用的先進(jìn)IC設(shè)計(jì)
為了保持市場(chǎng)領(lǐng)先地位，GUC工程師必須以前所未有的速度開發(fā)、仿真和優(yōu)化先進(jìn)IC，實(shí)現(xiàn)首次設(shè)計(jì)成功以及最佳器件性能。但是，仿真流程仍面臨重大挑戰(zhàn)，尤其是在CoWoS、InFO設(shè)計(jì)操作和設(shè)備網(wǎng)格劃分等復(fù)雜領(lǐng)域。
GUC為客戶的高級(jí)ASICS應(yīng)用提供業(yè)界領(lǐng)先的DIE-TO-DIE INTERCONNECT解決方案
Ansys HFSS 3D Layout的工作流程通過整合包含ECADXplorer在內(nèi)的多種創(chuàng)新工具，使GUC工程師能夠加快仿真速度并求解極為復(fù)雜的幾何結(jié)構(gòu)。ECADXplorer是一種功能強(qiáng)大的全新GDS編輯平臺(tái)，能夠簡(jiǎn)化設(shè)計(jì)操作，加快仿真速度。通過將前沿網(wǎng)格劃分技術(shù)與Ansys行業(yè)領(lǐng)先的3D HFSS求解器相結(jié)合，該工作流程可將仿真設(shè)置時(shí)間從數(shù)小時(shí)減少到幾分鐘。這有助于GUC的先進(jìn)IC設(shè)計(jì)師以最高精度有效提取其設(shè)備的S參數(shù)模型，此外，該工作流程還推動(dòng)了GLink等變革技術(shù)的研發(fā)。GLink功耗比其他方案低6-10倍，并且占用的芯片面積小了2倍。
GUC首席技術(shù)官Igor Elkanovich表示：“高級(jí)IC封裝設(shè)計(jì)非常復(fù)雜，因?yàn)樾枰诳s小尺寸的同時(shí)不斷提高功能性并降低功耗。我們的AI、HPC和網(wǎng)絡(luò)客戶廣泛采用GLink的勢(shì)頭，支持了我們構(gòu)建豐富IP產(chǎn)品組合并深化我們高級(jí)封裝設(shè)計(jì)專業(yè)技術(shù)的承諾。HFSS 3D Layout可幫助我們工程團(tuán)隊(duì)降低高級(jí)IC設(shè)計(jì)復(fù)雜性，集成異構(gòu)芯片，并提高多芯片性能，以確保客戶更快獲得新的AI、HPC和數(shù)據(jù)中心網(wǎng)絡(luò)產(chǎn)品。”
Ansys高級(jí)副總裁Shane Emswiler指出：“通過這個(gè)改進(jìn)的工作流程，Ansys能夠通過大幅簡(jiǎn)化設(shè)計(jì)流程提高了GUC高級(jí)IC設(shè)計(jì)師的效率。
展開 IC芯片生產(chǎn)流程：從設(shè)計(jì)到制造與封裝
01 復(fù)雜繁瑣的芯片設(shè)計(jì)流程
芯片制造的過程就如同用樂高蓋房子一樣，先有晶圓作為地基，再層層往上疊，芯片制造流程后，就可產(chǎn)出必要的IC芯片。然而，沒有設(shè)計(jì)圖，擁有再?gòu)?qiáng)的制造能力都沒有用，因此，建筑師的角色相當(dāng)重要。但是IC設(shè)計(jì)中的建筑師究竟是誰呢？本文接下來要針對(duì)IC設(shè)計(jì)做介紹。
在IC生產(chǎn)流程中，IC多由專業(yè)IC設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì)，像是聯(lián)發(fā)科、高通、Intel等知名大廠，都自行設(shè)計(jì)各自的IC芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。因?yàn)?em>IC是由各廠自行設(shè)計(jì)，所以IC設(shè)計(jì)十分仰賴工程師的技術(shù)，工程師的素質(zhì)影響著一間企業(yè)的價(jià)值。然而，工程師們?cè)?em>設(shè)計(jì)一顆IC芯片時(shí)，究竟有那些步驟？設(shè)計(jì)流程可以簡(jiǎn)單分成如下。
設(shè)計(jì)第一步，訂定目標(biāo)
在IC設(shè)計(jì)中，最重要的步驟就是規(guī)格制定。這個(gè)步驟就像是在設(shè)計(jì)建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進(jìn)行設(shè)計(jì)，這樣才不用再花額外的時(shí)間進(jìn)行后續(xù)修改。IC設(shè)計(jì)也需要經(jīng)過類似的步驟，才能確保設(shè)計(jì)出來的芯片不會(huì)有任何差錯(cuò)。
規(guī)格制定的第一步便是確定IC的目的、效能為何，對(duì)大方向做設(shè)定。接著是察看有哪些協(xié)定要符合，像無線網(wǎng)卡的芯片就需要符合IEEE 802.11等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品相容，使它無法和其他設(shè)備連線。最后則是確立這顆IC的實(shí)作方法，將不同功能分配成不同的單元，并確立不同單元間連接的方法，如此便完成規(guī)格的制定。
設(shè)計(jì)完規(guī)格后，接著就是設(shè)計(jì)芯片的細(xì)節(jié)了。這個(gè)步驟就像初步記下建筑的規(guī)劃，將整體輪廓描繪出來，方便后續(xù)制圖。在IC芯片中，便是使用硬件描述語(yǔ)言（HDL）將電路描寫出來。
展開 IC設(shè)計(jì)，一文看完人工智能芯片設(shè)計(jì)挑戰(zhàn)及解決方案
HBM接口信號(hào)完整性分析
HBM CPS電源完整性分析
HBM SSN分析
高速Serdes信號(hào)完整性分析
4、3D IC熱及可靠性分析
3D IC熱及結(jié)構(gòu)可靠性分析。RedHawk-SC-Electrothermal結(jié)合Icepak及Ansys Mechanical 可以準(zhǔn)確的幫助客戶仿真3D IC散熱及熱應(yīng)力帶來的挑戰(zhàn)。
3D IC散熱分析
3D IC電熱耦合分析
考慮熱效應(yīng)的芯片EM簽核分析
3D IC熱應(yīng)力分析
Ansys是業(yè)界唯一一家可以提供針對(duì)高性能IC設(shè)計(jì)功耗、噪聲及可靠性仿真的多物理場(chǎng)仿真方案提供商
高性能集成電路設(shè)計(jì)的挑戰(zhàn)，要求設(shè)計(jì)者的觀念從對(duì)芯片、封裝和電路板孤立地分析向更加系統(tǒng)化全面分析的多物理場(chǎng)（Multi-physics）解決方案轉(zhuǎn)變。例如，針對(duì)低功耗、高性能以及更嚴(yán)格設(shè)計(jì)規(guī)范的要求，將芯片、封裝和系統(tǒng)(CPS)作為統(tǒng)一的相互影響的網(wǎng)絡(luò)進(jìn)行分析，這對(duì)于保證電路整體系統(tǒng)正常工作十分重要。
Ansys是業(yè)界唯一一家可以全面提供芯片設(shè)計(jì)前端到后端、模擬設(shè)計(jì)到數(shù)字設(shè)計(jì)、芯片級(jí)設(shè)計(jì)到系統(tǒng)設(shè)計(jì)的功耗、噪聲、時(shí)序及可靠性等分析解決方案的EDA廠商。當(dāng)前，在半導(dǎo)體設(shè)計(jì)領(lǐng)域排名Top20的公司，都已采用Ansys產(chǎn)品。Ansys的芯片電源噪聲及可靠性解決方案已幫助客戶完成萬次以上的芯片流片成功。
典型應(yīng)用案例
相關(guān)資料：
了解Ansys解決方案在你所在領(lǐng)域的成功應(yīng)用、工程問題解決思路
更多前沿實(shí)用技術(shù)、工程創(chuàng)新實(shí)踐，可前往Ansys微信公眾號(hào)：ANSYS-China
來源：Shuqiang Zhang，Ansys高級(jí)技術(shù)經(jīng)理
展開 Ansys | 3D-IC設(shè)計(jì)：芯片集成的創(chuàng)新方法
3D-IC復(fù)雜的幾何結(jié)構(gòu)使PI/SI分析更加困難，而且功耗與溫度之間存在耦合關(guān)系：不同模塊功耗不同，產(chǎn)生局部溫度差異，反過來又影響電路的電氣行為。設(shè)計(jì)人員需要綜合考慮這些多物理場(chǎng)效應(yīng)，才能優(yōu)化系統(tǒng)的電源完整性。
仿真工具：應(yīng)對(duì)挑戰(zhàn)的關(guān)鍵
面對(duì)上述多物理場(chǎng)挑戰(zhàn)，傳統(tǒng)的設(shè)計(jì)方法已力不從心，必須借助先進(jìn)的仿真工具進(jìn)行預(yù)測(cè)和驗(yàn)證。
Ansys RedHawk-SC Electrothermal提供了針對(duì)3D-IC（含硅中介）的熱仿真能力。它可以對(duì)設(shè)計(jì)的幾何結(jié)構(gòu)和材料屬性進(jìn)行建模，仿真?zhèn)鳠徇^程，分析溫度分布和散熱路徑，幫助工程師確保設(shè)計(jì)符合熱性能規(guī)范。
Ansys RedHawk-SC支持電遷移可靠性簽核，使工程師能夠在設(shè)計(jì)階段就發(fā)現(xiàn)并解決電遷移問題，避免反復(fù)流片試錯(cuò)。
對(duì)于電源完整性，Ansys工具能夠生成各模塊的電源模型，對(duì)整個(gè)系統(tǒng)進(jìn)行行為仿真，幫助設(shè)計(jì)人員克服多物理場(chǎng)耦合帶來的復(fù)雜性，確保信號(hào)完整性和電源完整性滿足要求。
結(jié)語(yǔ)
3D-IC技術(shù)正在重塑芯片集成的范式，以更小的物理尺寸帶來性能、功耗和靈活性的全面提升。然而，它的成功離不開對(duì)多物理場(chǎng)挑戰(zhàn)的深入理解和有效應(yīng)對(duì)。借助Ansys等業(yè)界領(lǐng)先的仿真工具，工程師可以全面分析3D-IC的熱、力、電特性，在設(shè)計(jì)階段排除隱患，確保最終產(chǎn)品達(dá)到預(yù)期的性能與可靠性標(biāo)準(zhǔn)。隨著3D-IC應(yīng)用日益廣泛，掌握這些仿真技術(shù)將成為設(shè)計(jì)團(tuán)隊(duì)的核心競(jìng)爭(zhēng)力。
展開 客戶案例 | 臺(tái)積電通過集成AI技術(shù)加速3D-IC設(shè)計(jì)，進(jìn)一步擴(kuò)大與Ansys的合作
Ansys AI技術(shù)可提高3D-IC設(shè)計(jì)的生產(chǎn)力，而更廣泛的合作則推動(dòng)了面向AI、HPC和高速數(shù)據(jù)通信半導(dǎo)體的創(chuàng)新3D-IC熱、機(jī)械應(yīng)力和光子解決方案發(fā)展
主要亮點(diǎn)
在設(shè)計(jì)3D集成電路（IC）組件時(shí)，Ansys人工智能（AI）驅(qū)動(dòng)的解決方案表現(xiàn)出更高的生產(chǎn)力，并為關(guān)鍵任務(wù)提供無縫自動(dòng)化
Ansys多物理場(chǎng)平臺(tái)，可支持臺(tái)積電客戶對(duì)不斷發(fā)展的3D-IC設(shè)計(jì)的可靠性分析需求
Ansys與臺(tái)積電攜手合作，為臺(tái)積電用于光學(xué)數(shù)據(jù)通信的緊湊型通用光子引擎（COUPE）開發(fā)了綜合全面的多物理場(chǎng)分析工作流程
近期，Ansys與臺(tái)積電擴(kuò)大合作范圍，利用AI推進(jìn)3D-IC設(shè)計(jì)，并為更廣泛的先進(jìn)半導(dǎo)體技術(shù)開發(fā)新一代多物理場(chǎng)解決方案。兩家公司共同開發(fā)了新的工作流程，用于分析3D-IC、光子、電磁（EM）和射頻（RF）設(shè)計(jì)，該流程可以實(shí)現(xiàn)更高的生產(chǎn)力。這些功能對(duì)于為高性能計(jì)算（HPC）、AI、數(shù)據(jù)中心連接和無線通信領(lǐng)域打造全球領(lǐng)先的半導(dǎo)體產(chǎn)品至關(guān)重要。
利用AI提高生產(chǎn)力
創(chuàng)建正確的3D-IC設(shè)計(jì)，以優(yōu)化熱和電氣效應(yīng)（例如通道剖面），需要大量耗時(shí)的設(shè)計(jì)流程。為了最大限度地減少這種限制，設(shè)計(jì)人員使用Ansys optiSLang?流程集成和優(yōu)化軟件，通過自動(dòng)化來快速確定最佳設(shè)計(jì)配置。通過將optiSLang和用于設(shè)計(jì)分析和建模的Ansys RaptorX?芯片優(yōu)化電磁求解器盡早集成到計(jì)流程中，該解決方案減少了電磁仿真次數(shù)，并展示了協(xié)同優(yōu)化的通道設(shè)計(jì)。這不僅節(jié)省了時(shí)間，還降低了設(shè)計(jì)成本并加快了產(chǎn)品上市進(jìn)程。
此外，臺(tái)積電、Ansys和Synopsys繼續(xù)開展長(zhǎng)期合作，確保為客戶提供卓越的技術(shù)解決方案。
展開 行業(yè)應(yīng)用方案 | 高性能IC設(shè)計(jì)
Ansys 行業(yè)應(yīng)用方案連載（6） | 高性能IC設(shè)計(jì)
最近幾年隨著人工智能芯片在中國(guó)雨后春筍般的蓬勃發(fā)展，人工智能芯片以其設(shè)計(jì)規(guī)模、設(shè)計(jì)復(fù)雜度和先進(jìn)設(shè)計(jì)方式引領(lǐng)數(shù)字芯片設(shè)計(jì)行業(yè)。特別是3D IC的采用，使得人工智能芯片的性能功耗比又上了一個(gè)臺(tái)階。但采用最先進(jìn)的設(shè)計(jì)方法進(jìn)行復(fù)雜的芯片設(shè)計(jì)也往往伴隨著諸多挑戰(zhàn)。
人工智能芯片的一個(gè)重要設(shè)計(jì)指標(biāo)是用TOPS（Tera Operations Per Second）Per Watt來衡量。人工智能芯片設(shè)計(jì)為了追求高能效比，在設(shè)計(jì)上除了會(huì)采用最先進(jìn)的芯片制造制程，一般也會(huì)采用比較先進(jìn)的芯片設(shè)計(jì)架構(gòu)，比如最近幾年被高性能芯片設(shè)計(jì)廣泛采用的3D IC設(shè)計(jì)。雖然3D IC設(shè)計(jì)目前還有很多挑戰(zhàn)，但其設(shè)計(jì)相對(duì)傳統(tǒng)的芯片封裝來說，芯片規(guī)模更大（支持3000以上pin腳），信號(hào)通道更短，支持HBM（High Bandwidth Memory）等，因此對(duì)芯片性能的提升是比較顯著的。
在芯片制程開發(fā)難度不斷加大和迫近制程極限的情況下，針對(duì)這種典型的人工智能芯片，會(huì)面臨如下挑戰(zhàn)。首先是功耗噪聲。人工智能芯片一般功耗都比較大，在相同算力情況下，如果功耗小，無疑會(huì)更受市場(chǎng)青睞。如何在芯片設(shè)計(jì)階段降低功耗是AI芯片設(shè)計(jì)的一大挑戰(zhàn)。另一方面，AI推理或訓(xùn)練芯片要求芯片能從功耗很低的休眠狀態(tài)（sleep mode）以極快的速度切換到功耗很高的全速處理狀態(tài)（operation mode），因此電源供電必須能提供這種瞬態(tài)切換所需要的大電流，不能出現(xiàn)供電過沖（overshoot）或塌陷(undershoot)而造成的電壓劇烈抖動(dòng)。
展開 一個(gè)IC設(shè)計(jì)工程師要具備哪些知識(shí)架構(gòu)？看過來人萬字總結(jié)
且不說本文前面提到的用于提高驗(yàn)證效率的debug方法，即使只是為了做好設(shè)計(jì)，SystemVerilog也是大有用武之地。在歐美很多發(fā)達(dá)國(guó)家，很多世界頂級(jí)的IC設(shè)計(jì)公司內(nèi)部都已經(jīng)開始使用SystemVerilog進(jìn)行RTL設(shè)計(jì)了。由于在SystemVerilog中加入了很多類似always_ff、always_comb等用于顯式表明綜合電路意圖的新語(yǔ)法，代碼的可讀性更高，綜合過程中也減少了歧義，盡可能地保證了綜合結(jié)果與設(shè)計(jì)意圖的一致性。從另一個(gè)角度來說，assertion的加入也極大地提高了代碼的debug效率，非常有助于在大規(guī)模的數(shù)據(jù)交互過程中定位到出錯(cuò)的初始點(diǎn)，沒有掌握的同學(xué)可以多花一些時(shí)間研究一下。
C) Makefile/ Perl/ Python/ Shell
以上四種都是IC設(shè)計(jì)工程師們常用的腳本語(yǔ)言，看起來似乎它們都跟IC設(shè)計(jì)的專業(yè)能力沒有絲毫關(guān)系，但是由于本行業(yè)的專業(yè)工具價(jià)格非常昂貴，項(xiàng)目需求差異極大，因此掌握一門得心應(yīng)手的腳本語(yǔ)言將對(duì)你工作效率的提升幫助極大。如果你還沒有嘗試過編寫自己的腳本語(yǔ)言，那么問問你自己，有沒有曾經(jīng)為了完成一批仿真用例熬到深夜？有沒有曾經(jīng)因?yàn)橐葘?duì)幾萬個(gè)數(shù)據(jù)搞到眼瞎？有沒有曾經(jīng)因?yàn)橐薷囊粋€(gè)全局信號(hào)的比特位寬而無比抓狂？要把一個(gè)hex類型數(shù)據(jù)文件轉(zhuǎn)換為memory模型需要的特殊格式怎么辦？沒錯(cuò)，如果你掌握了腳本語(yǔ)言，以上這些奇奇怪怪的需求都不是事兒，重復(fù)而細(xì)致的體力勞動(dòng)就交給計(jì)算機(jī)來完成吧。我一向信奉的口號(hào)就是：但凡做過一次的事情，就沒有必要重復(fù)第二次。
如果你已經(jīng)在工作中使用過其它工程師開發(fā)的平臺(tái)或者腳本，那么它很可能是用這4種語(yǔ)言寫成的。
展開 
半導(dǎo)體元件物理的掌握程度對(duì)IC設(shè)計(jì)有什么影響？
所以說，做IC設(shè)計(jì)有沒有必要去了解半導(dǎo)體元件物理？
還是看個(gè)人的選擇，不了解影響不大，但掌握了肯定是大有益處的。
更多近期推薦閱讀
IC求職面試全介紹，看完拿offer就穩(wěn)了
IC職場(chǎng)丨在外企工作是什么體驗(yàn)？
有問必答丨關(guān)于新課試聽之后的咨詢反饋
決戰(zhàn)春招丨入行IC簡(jiǎn)歷應(yīng)該怎么寫？
點(diǎn)擊“閱讀原文”，進(jìn)行IC崗位測(cè)試
Realtek與Ansys合作利用前沿仿真工作流程加速RFIC和高速IC的復(fù)雜設(shè)計(jì)
Ansys RaptorH可檢測(cè)并減少電磁干擾問題，將建模時(shí)間縮短了高達(dá)10倍
主要亮點(diǎn)
Realtek使用Ansys解決方案加速高度復(fù)雜射頻集成電路（RFIC）的設(shè)計(jì)
RaptorH幫助Realtek的IC設(shè)計(jì)人員更快地解決極具挑戰(zhàn)的RFIC設(shè)計(jì)問題，并顯著提高仿真的預(yù)測(cè)準(zhǔn)確性與效率
Realtek采用了Ansys開發(fā)的先進(jìn)且用戶友好型電磁（EM）仿真工作流程，通過縮小芯片面積加速?gòu)?fù)雜RFIC設(shè)計(jì)并提高效率。Realtek采用RaptorH的芯片優(yōu)化建模流程，通過準(zhǔn)確預(yù)測(cè)從RFIC與高速IC到前沿物聯(lián)網(wǎng)產(chǎn)品等應(yīng)用中的EM耦合，大幅縮短仿真時(shí)間并減少過度設(shè)計(jì)浪費(fèi)。
RFIC的先進(jìn)節(jié)點(diǎn)設(shè)計(jì)必須應(yīng)對(duì)高頻毫米波信號(hào)引起的電磁干擾以及不同RF模塊之間出現(xiàn)的電磁干擾的挑戰(zhàn)。為了更好的把控設(shè)計(jì)裕量，Realtek IC設(shè)計(jì)人員依靠Ansys? RaptorH?的大容量引擎來高保真地分析完整的電路模塊。
通過采用這種芯片優(yōu)化建模流程，Realtek設(shè)計(jì)人員將電磁建模時(shí)間縮短了3-10倍。此外，在極其復(fù)雜的設(shè)計(jì)中，他們還通過大幅減少模塊到模塊的電磁串?dāng)_來縮小芯片基板面積。
圖為Ansys RaptorH對(duì)硅上射頻線圈進(jìn)行詳細(xì)建模以高度精確地模擬電磁相互作用的示例
Realtek副總裁黃依瑋（Yee-Wei Huang）表示：“RaptorH提供了高度直觀的圖形用戶界面和簡(jiǎn)化的設(shè)置，無需對(duì)布局或代工廠技術(shù)文件進(jìn)行任何手動(dòng)修改即可執(zhí)行電磁耦合分析。這有助于我們的工程團(tuán)隊(duì)發(fā)現(xiàn)片上設(shè)計(jì)流程中的電磁耦合問題，這種預(yù)測(cè)精度，加上其高容量和速度，使我們的設(shè)計(jì)人員能夠在不影響全新且極其復(fù)雜的芯片保真度的情況下，最大限度地減小面積并提高價(jià)值。”
展開 小白轉(zhuǎn)行IC設(shè)計(jì)可行嗎？
211集成電路專業(yè)，轉(zhuǎn)互聯(lián)網(wǎng)還是IC設(shè)計(jì)還是PCB？
Realtek與Ansys合作利用前沿仿真工作流程加速RFIC和高速IC的復(fù)雜設(shè)計(jì)
Ansys RaptorH可檢測(cè)并減少電磁干擾問題，將建模時(shí)間縮短了高達(dá)10倍
主要亮點(diǎn)
Realtek使用Ansys解決方案加速高度復(fù)雜射頻集成電路（RFIC）的設(shè)計(jì)
RaptorH幫助Realtek的IC設(shè)計(jì)人員更快地解決極具挑戰(zhàn)的RFIC設(shè)計(jì)問題，并顯著提高仿真的預(yù)測(cè)準(zhǔn)確性與效率
Realtek采用了Ansys開發(fā)的先進(jìn)且用戶友好型電磁（EM）仿真工作流程，通過縮小芯片面積加速?gòu)?fù)雜RFIC設(shè)計(jì)并提高效率。Realtek采用RaptorH的芯片優(yōu)化建模流程，通過準(zhǔn)確預(yù)測(cè)從RFIC與高速IC到前沿物聯(lián)網(wǎng)產(chǎn)品等應(yīng)用中的EM耦合，大幅縮短仿真時(shí)間并減少過度設(shè)計(jì)浪費(fèi)。
RFIC的先進(jìn)節(jié)點(diǎn)設(shè)計(jì)必須應(yīng)對(duì)高頻毫米波信號(hào)引起的電磁干擾以及不同RF模塊之間出現(xiàn)的電磁干擾的挑戰(zhàn)。為了更好的把控設(shè)計(jì)裕量，Realtek IC設(shè)計(jì)人員依靠Ansys? RaptorH?的大容量引擎來高保真地分析完整的電路模塊。
通過采用這種芯片優(yōu)化建模流程，Realtek設(shè)計(jì)人員將電磁建模時(shí)間縮短了3-10倍。此外，在極其復(fù)雜的設(shè)計(jì)中，他們還通過大幅減少模塊到模塊的電磁串?dāng)_來縮小芯片基板面積。
展開 