芯片互連技術(shù)
關(guān)注創(chuàng)建者：匿名 創(chuàng)建時(shí)間：2025-12-31
芯片互連技術(shù)的實(shí)例教程
英特爾聯(lián)合創(chuàng)始人戈登摩爾曾預(yù)言，芯片上的晶體管數(shù)量每隔一到兩年就會(huì)增加一倍。由于圖案微型化技術(shù)的發(fā)展，這一預(yù)測(cè)被稱(chēng)為摩爾定律，直到最近才得以實(shí)現(xiàn)。然而，摩爾定律可能不再有效，因?yàn)?em>技術(shù)進(jìn)步已達(dá)到極限，并且由于使用極紫外 (EUV) 光刻系統(tǒng)等昂貴設(shè)備而導(dǎo)致成本上升。與此同時(shí)，市場(chǎng)對(duì)不斷完善的半導(dǎo)體技術(shù)的需求仍然很大。為了彌補(bǔ)技術(shù)進(jìn)步方面的差距并滿(mǎn)足半導(dǎo)體市場(chǎng)的需求，出現(xiàn)了一種解決方案： 先進(jìn)的半導(dǎo)體封裝技術(shù)。
盡管先進(jìn)封裝非常復(fù)雜并且涉及多種技術(shù)，但互連技術(shù)仍然是其核心。本文將介紹封裝技術(shù)的發(fā)展歷程以及 SK 海力士最近在幫助推動(dòng)該領(lǐng)域發(fā)展方面所做的努力和取得的成就。
互連在先進(jìn)封裝中的重要性
首先，需要注意的是，互連技術(shù)是封裝中關(guān)鍵且必要的部分。芯片通過(guò)封裝互連以接收電力、交換信號(hào)并最終進(jìn)行操作。由于半導(dǎo)體產(chǎn)品的速度、密度和功能根據(jù)互連方式而變化，因此互連方法也在不斷變化和發(fā)展。
除了開(kāi)發(fā)各種工藝以在晶圓廠(chǎng)實(shí)現(xiàn)精細(xì)圖案外，還全面努力推進(jìn)封裝工藝中的互連技術(shù)。因此，開(kāi)發(fā)了以下四種類(lèi)型的互連技術(shù)：引線(xiàn)鍵合、倒裝芯片鍵合、硅通孔 (TSV) 鍵合以及小芯片混合鍵合。
1、硅通孔 (TSV)：一種垂直互連通路（通孔），完全穿過(guò)硅芯片或晶圓，以實(shí)現(xiàn)硅芯片的堆疊。
展開(kāi) 翻譯：上海安世亞太
在移動(dòng)計(jì)算和通信技術(shù)的推動(dòng)下，SoC在硅集成技術(shù)、先進(jìn)的低功耗技術(shù)以及采用多種封裝技術(shù)來(lái)滿(mǎn)足更高的性能要求等方面迅速發(fā)展。物聯(lián)網(wǎng)（IoT）正在為聯(lián)網(wǎng)設(shè)備和系統(tǒng)開(kāi)辟新的應(yīng)用領(lǐng)域，其中低功耗、高性能和可靠性成為首要的關(guān)注點(diǎn)。由于溫度對(duì)功率、性能和可靠性會(huì)產(chǎn)生巨大影響，因此要求設(shè)計(jì)師在設(shè)計(jì)流程中必須要進(jìn)行精確的熱分析。
在FinFET或FDSOI等先進(jìn)的工藝技術(shù)中，導(dǎo)線(xiàn)的寬度和間距減少，電流密度增加，導(dǎo)致導(dǎo)線(xiàn)上的線(xiàn)溫度（ΔT）升高。通常，這是導(dǎo)線(xiàn)之間的自發(fā)熱效應(yīng)和熱耦合造成的，會(huì)影響芯片的可靠性和性能。自發(fā)熱產(chǎn)生的功耗定義為I2R，其中I（電流）可以是電源/地線(xiàn)上的IAVG或信號(hào)線(xiàn)上的IRMS。傳統(tǒng)方法是使用整個(gè)芯片最壞情況下的平均溫度來(lái)進(jìn)行電遷移(EM)sign-off。這種方法不僅低效，還沒(méi)有將熱點(diǎn)熱量問(wèn)題考慮在內(nèi)。因此，在優(yōu)化導(dǎo)線(xiàn)設(shè)計(jì)的同時(shí)，估算導(dǎo)線(xiàn)的實(shí)際溫度是保證可靠性的必要條件。由于現(xiàn)代芯片中有著大量的導(dǎo)線(xiàn)，所以在所有導(dǎo)線(xiàn)上應(yīng)用直接的熱場(chǎng)求解方法（如有限元法）是不可行的。本文介紹了一種創(chuàng)新方法，用于高效、精確地計(jì)算與自熱效應(yīng)有關(guān)的溫升對(duì)數(shù)百萬(wàn)條導(dǎo)線(xiàn)產(chǎn)生的影響。還介紹了兼顧自熱效應(yīng)和芯片封裝系統(tǒng)(CPS)熱環(huán)境的熱感知EM方法。
圖1：電遷移的熱影響
芯片的導(dǎo)線(xiàn)溫度是關(guān)鍵數(shù)據(jù)，用于確定導(dǎo)線(xiàn)上的允許電流，以滿(mǎn)足Black方程（圖1）中所述的預(yù)期平均失效時(shí)間（MTTF）。這用于預(yù)測(cè)金屬導(dǎo)線(xiàn)的EM可靠性故障，隨著時(shí)間的推移會(huì)導(dǎo)致不希望出現(xiàn)的開(kāi)路或短路。導(dǎo)線(xiàn)/器件溫度影響功耗（尤其是泄漏功耗，它是溫度的指數(shù)函數(shù)）、電阻、EM限值，進(jìn)而影響EM、IR/動(dòng)態(tài)壓降、信號(hào)完整性、ESD和定時(shí)。
展開(kāi) 銅互連技術(shù)已經(jīng)20歲啦！然而，即使芯片制造技術(shù)已經(jīng)經(jīng)歷了20年的發(fā)展，銅的革命仍然被認(rèn)為是該行業(yè)有史以來(lái)最為重大的變化之一。歸功于銅的集成，電子產(chǎn)品從此變得速度更快，性能更強(qiáng)大，性?xún)r(jià)比更高。為了紀(jì)念這個(gè)重要的里程碑，讓我們一起來(lái)回顧該行業(yè)正在經(jīng)歷的變革以及成功集成銅的過(guò)程。
芯片微縮導(dǎo)致鋁互連技術(shù)不再適用
集成電路最初用鋁作為導(dǎo)體，二氧化硅作為絕緣體（電介質(zhì)），構(gòu)建一個(gè)互連層，來(lái)將多個(gè)器件連接在一起。整個(gè)互連的過(guò)程由鋁沉積在晶圓表面開(kāi)始，隨后通過(guò)選擇性刻蝕形成布線(xiàn)圖案，沉積氧化物絕緣體，并利用化學(xué)機(jī)械平坦化 (CMP) 工藝將粗糙的表面變得平坦。
20 世紀(jì) 80 年代后期，隨著器件特征尺寸繼續(xù)縮小，越來(lái)越薄的鋁線(xiàn)無(wú)法實(shí)現(xiàn)所需的速度和電性能，因此需要一種性能更優(yōu)的導(dǎo)電材料，以適應(yīng)繼續(xù)縮小的器件尺寸，同時(shí)保持芯片制造商預(yù)期的成本效益。多年來(lái)，該行業(yè)的發(fā)展大致遵循摩爾定律，即晶體管密度每 18 個(gè)月翻一倍。然而，由于鋁互連的電性能局限性，芯片的微縮將無(wú)法繼續(xù)進(jìn)行，業(yè)內(nèi)人士便開(kāi)始尋找可替代材料。
銅帶來(lái)的挑戰(zhàn)
人們首先想到的是銅，它具有更低的電阻率，且可實(shí)現(xiàn)更快的器件速度。
展開(kāi) </p><p><strong>5月28日，由Ansys主辦的『Ansys 仿真技術(shù)賦能AI與數(shù)據(jù)中心高速光電互連創(chuàng)新研討會(huì)』將在武漢舉行，</strong>本次活動(dòng)匯聚了多名行業(yè)專(zhuān)家，誠(chéng)摯地邀請(qǐng)您出席研討會(huì)，共同探討多物理場(chǎng)仿真在光通信領(lǐng)域的最新應(yīng)用成果與未來(lái)發(fā)展趨勢(shì)。</p><p><em>* 此次會(huì)議報(bào)名通道即將關(guān)閉，請(qǐng)還未報(bào)名的用戶(hù)抓緊最后機(jī)會(huì)，鎖定會(huì)議席位！</em></p><h3 class="ql-align-center"><strong>會(huì)議內(nèi)容簡(jiǎn)介</strong></h3><p><strong>09:00-09:10 開(kāi)場(chǎng)致辭</strong></p><p><strong>演講嘉賓：</strong>焦天鋒 | Ansys華東&華中區(qū)域銷(xiāo)售總監(jiān)</p><p><br></p><p><strong>09:10-9:50 光電系統(tǒng)行業(yè)趨勢(shì)分享</strong></p><p><strong>演講嘉賓：</strong>張宇 | 華中科技大學(xué)教授博導(dǎo)/湖北光谷實(shí)驗(yàn)室室務(wù)委員會(huì)委員</p><p><strong>內(nèi)容簡(jiǎn)介：</strong>光電系統(tǒng)作為5G通信、智能感知、數(shù)據(jù)中心等領(lǐng)域的核心支撐技術(shù)，正迎來(lái)爆發(fā)式增長(zhǎng)機(jī)遇。為助力行業(yè)把握變革脈搏，我們特邀華中科技大學(xué)/湖北光谷實(shí)驗(yàn)室張宇教授分享全球光電芯片技術(shù)突破與產(chǎn)業(yè)化進(jìn)展，以及片間/板間光互連技術(shù)的最新進(jìn)展與挑戰(zhàn)。
展開(kāi) 目前全行業(yè)都非常焦慮，各大廠(chǎng)商都絞盡腦汁地備貨芯片，導(dǎo)致全球晶圓代工廠(chǎng)商的訂單都爆了，各家代工巨頭已多次上調(diào)了代工價(jià)格，且漲價(jià)的趨勢(shì)大概率仍將繼續(xù)。
最近海外疫情肆虐，外國(guó)撤企的傳聞不斷涌現(xiàn)，對(duì)中國(guó)制造業(yè)、外貿(mào)出口都是一個(gè)壓力。其實(shí)這些年美國(guó)一直鼓勵(lì)本國(guó)企業(yè)回流，就連曹德旺也表示，雖然就現(xiàn)在來(lái)看，全球產(chǎn)業(yè)鏈都離不開(kāi)中國(guó)，但從長(zhǎng)遠(yuǎn)來(lái)看全球產(chǎn)業(yè)鏈會(huì)逐漸減少對(duì)中國(guó)的依賴(lài)。
中國(guó)制造業(yè)目前已取得了舉世矚目的成就，從落后挨打，到現(xiàn)在巨龍騰飛，中國(guó)制造人付出了巨大心血和努力。然而不可否認(rèn)的是，中國(guó)目前許多產(chǎn)品仍然高度依賴(lài)進(jìn)口，中國(guó)制造在以下這些領(lǐng)域的研發(fā)和生產(chǎn)中，依然存在難以攻破的技術(shù)難關(guān)......
01 芯片
小到平時(shí)使用的智能手機(jī)，大到登月用的超級(jí)計(jì)算機(jī)，芯片可以說(shuō)是無(wú)處不在。2018年中國(guó)芯片市場(chǎng)超過(guò)4000億美元，然而令人遺憾的是中國(guó)核心集成電路國(guó)產(chǎn)芯片占有率多項(xiàng)為0，貿(mào)易逆差高達(dá)1657億美元，芯片之痛是中國(guó)制造難以抹去的陰影。
盡管我國(guó)正在加大攻關(guān)芯片技術(shù)的力度，但中國(guó)企業(yè)在全球芯片產(chǎn)業(yè)格局中仍處于中低端領(lǐng)域，目前中國(guó)能自主制造類(lèi)比、分離等低端芯片，但邏輯、存儲(chǔ)等高端芯片目前都無(wú)法自給。
展開(kāi) 
芯片互連技術(shù)的相關(guān)專(zhuān)題、標(biāo)簽、搜索
芯片互連技術(shù)的最新內(nèi)容
<h3 class="ql-align-center"><strong>會(huì)議基本信息</strong></h3><p><strong>時(shí)間：</strong>2025 年 5 月 28 日（星期三）</p><p><strong>地點(diǎn)：</strong>武漢光谷萬(wàn)豪酒店</p><p><strong>費(fèi)用：</strong>收費(fèi)，499 元/人（含午餐，茶歇）</p><p><em>（Ansys維保期客戶(hù)免費(fèi)
雖然chiplet技術(shù)的概念已經(jīng)存在十多年了，但由于缺乏能夠互連芯片的封裝技術(shù)的發(fā)展，它并沒(méi)有被廣泛采用。然而，芯片到晶圓 (C2W) 混合鍵合的最新進(jìn)展顯著加速了小芯片技術(shù)的采用。C2W 混合鍵合具有多種優(yōu)勢(shì)。首先，它允許無(wú)焊料鍵合，從而減少鍵合層的厚度、縮短電氣路徑并降低電阻。因此，小芯片可以高速運(yùn)行而無(wú)需任何妥協(xié)——就像單個(gè)芯片一樣。其次，通過(guò)直接將銅與銅接合，可以顯著減小凸塊上的間距。
硅通孔技術(shù)（TSV，Through Silicon Via）是通過(guò)在芯片和芯片之間、晶圓和晶圓之間制作垂直導(dǎo)通，實(shí)現(xiàn)芯片之間互連的技術(shù)。TSV 技術(shù)通過(guò)銅、鎢和多晶硅等導(dǎo)電物質(zhì)的填充，實(shí)現(xiàn)硅通孔的垂直電氣互連。硅通孔技術(shù)的優(yōu)勢(shì)是可以通過(guò)垂直互連減小互連長(zhǎng)度
、信號(hào)延遲，降低電容、電感，實(shí)現(xiàn)芯片間的低功耗、高速通訊，增加帶寬和實(shí)現(xiàn)器件集成的小型化。
該芯片由兩顆CPU芯片組成，其間通過(guò)NVLink-C2C技術(shù)進(jìn)行互連，NVLink-C2C技術(shù)是一種新型的高速、低延遲、芯片到芯片的互連技術(shù)，與Chiplet技術(shù)有異曲同工之妙，可支持定制裸片與GPU、CPU、DPU、NIC、SoC實(shí)現(xiàn)互連。英偉達(dá)CEO黃仁勛表示，與NVIDIA芯片的定制芯片集成既可以使用UCIe標(biāo)準(zhǔn)，也可以使用NVLink-C2C。
ODSA 正在準(zhǔn)備一種名為 Bunch of Wires (BoW) 的芯片到芯片互連技術(shù)。其他 die-to-die 技術(shù)包括高級(jí)接口總線(xiàn) (AIB)、CEI-112G-XSR 和 OpenHBI。
在最新的努力中，由英特爾、三星、臺(tái)積電和其他公司支持的新小芯片聯(lián)盟發(fā)布了 UCIe，這是一個(gè)涵蓋芯片到芯片 I/O 物理層、芯片到芯片協(xié)議和軟件堆棧的規(guī)范。
NVLink-C2C與近日英特爾和臺(tái)積電、三星等多家科技廠(chǎng)商發(fā)起的UCIe標(biāo)準(zhǔn)有著異曲同工之妙，也是一種新型的高速、低延遲、芯片到芯片的互連技術(shù)，可支持定制裸片與GPU、CPU、DPU、NIC、SoC實(shí)現(xiàn)互連。
二是封裝企業(yè)
隨著芯片制程的逐步縮小，摩爾定律正在遇到天花板，其中芯片互連是目前的技術(shù)瓶頸之一。
硅光子封裝內(nèi)集成可以改善延遲、提高帶寬，同時(shí)可以顯著降低對(duì)功率的需求，使TBps數(shù)量級(jí)的數(shù)據(jù)傳輸成為可能。
目前硅光子封裝類(lèi)技術(shù)已經(jīng)出現(xiàn)廠(chǎng)商開(kāi)始嘗試使用，如英特爾在高速光纖收發(fā)模組上采用硅光子封裝集成。
它們之間通過(guò)高速、低延遲的芯片到芯片互連技術(shù)NVLink-C2C連在一起。
它
基于最新的
Armv9
架構(gòu)，單個(gè)
socket
擁有
144
個(gè)
CPU
核心，
具備最高的單線(xiàn)程核心性能，支持Arm新一代矢量擴(kuò)展。
翻譯：上海安世亞太
在移動(dòng)計(jì)算和通信技術(shù)的推動(dòng)下，SoC在硅集成技術(shù)、先進(jìn)的低功耗技術(shù)以及采用多種封裝技術(shù)來(lái)滿(mǎn)足更高的性能要求等方面迅速發(fā)展。物聯(lián)網(wǎng)（IoT）正在為聯(lián)網(wǎng)設(shè)備和系統(tǒng)開(kāi)辟新的應(yīng)用領(lǐng)域，其中低功耗、高性能和可靠性成為首要的關(guān)注點(diǎn)。由于溫度對(duì)功率、性能和可靠性會(huì)產(chǎn)生巨大影響，因此要求設(shè)計(jì)師在設(shè)計(jì)流程中必須要進(jìn)行精確的熱分析。
在FinFET或FDSOI等先進(jìn)的工藝技術(shù)中
圖1 TSMC先進(jìn)封裝解決方案[17]
英特爾也不斷推動(dòng)其在先進(jìn)封裝方法上的進(jìn)步，推出了3D Foveros封裝技術(shù)、橫向拼接Co-EMIB（嵌入式多芯片互連橋接）等技術(shù)，EMIB是一個(gè)復(fù)雜多層薄硅片，可以在相鄰芯片間傳輸大量數(shù)據(jù)，通過(guò)EMIB可實(shí)現(xiàn)處理器、圖形卡、內(nèi)存及其它多個(gè)芯片間的通信。
