芯片到系統協同設計的案例
芯課程 | Multi-Die設計中的芯片-封裝-系統協同多物理場分析
隨著 CoWos、2.5D/3D 集成等先進封裝技術的快速發展，Multi-Die設計已成為業界的核心解決方案。但異構芯片集成與復雜互連架構，催生了電源完整性（PI）、信號完整性（SI）、熱學、力學應力等多物理場的強耦合效應，傳統單物理域仿真方法已難以滿足多芯片系統驗證的精度與效率要求。隨著新思科技完成對Ansys的整合，其提供的多物理場芯片-封裝-系統（CPS）仿真技術，可實現Multi-Die設計的跨域協同分析，完成電，熱，結構的聯合仿真。
新思科技芯課程將在年后迎來第五講，也是首期系列課程的收官之作：「Multi-Die設計中的芯片-封裝-系統協同多物理場分析」，探討如何基于高精度芯片模型，幫助用戶優化多芯片設計的SIPI/熱/機械可靠性性能。歡迎大家報名參會，也可前往觀看往期課程點播內容：
Multi-Die設計：引爆系統創新的下一場革命
UCle加速高性能Multi-Die設計
加速創新：異構多芯片系統中的數字設計實現
業界領先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設計中的芯片-封裝-系統協同多物理場分析（正在報名中）
時間：2 月27日（星期五），14:00–15:00
地點：線上直播
講師簡介：
褚正浩 | 新思科技EBU ACE總監
現任新思科技中國電磁產品技術支持總監，專注為客戶規劃電磁產品，構建芯片＋封裝+系統協同仿真方案及能力。加入新思科技前，任職于 Cadence 北方區技術支持，負責信號完整性、電源完整性及電磁兼容的技術支持與能力建設。
掃碼立即報名參會
技術鄰簡介：
技術鄰專注于工科技術社區，從最早的CAE技術社區（中國CAE聯盟）發展而來，在CAE領域有20年的教學和咨詢服務經驗。
展開 芯課程第五講 | Multi-Die設計中的芯片-封裝-系統協同多物理場分析
隨著 CoWos、2.5D/3D 集成等先進封裝技術的快速發展，Multi-Die設計已成為業界的核心解決方案。但異構芯片集成與復雜互連架構，催生了電源完整性（PI）、信號完整性（SI）、熱學、力學應力等多物理場的強耦合效應，傳統單物理域仿真方法已難以滿足多芯片系統驗證的精度與效率要求。隨著新思科技完成對Ansys的整合，其提供的多物理場芯片-封裝-系統（CPS）仿真技術，可實現Multi-Die設計的跨域協同分析，完成電，熱，結構的聯合仿真。
新思科技芯課程將在年后迎來第五講，也是首期系列課程的收官之作：「Multi-Die設計中的芯片-封裝-系統協同多物理場分析」，探討如何基于高精度芯片模型，幫助用戶優化多芯片設計的SIPI/熱/機械可靠性性能。歡迎大家報名參會，也可前往觀看往期課程點播內容：
Multi-Die設計：引爆系統創新的下一場革命
UCle加速高性能Multi-Die設計
加速創新：異構多芯片系統中的數字設計實現
業界領先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設計中的芯片-封裝-系統協同多物理場分析（正在報名中）
時間：2 月27日（星期五），14:00–15:00
地點：線上直播
講師簡介：
褚正浩 | 新思科技EBU ACE總監
現任新思科技中國電磁產品技術支持總監，專注為客戶規劃電磁產品，構建芯片＋封裝+系統協同仿真方案及能力。加入新思科技前，任職于 Cadence 北方區技術支持，負責信號完整性、電源完整性及電磁兼容的技術支持與能力建設。
掃碼立即報名參會
展開 SIwave IcePak 協同仿真實現電子系統散熱/電磁兼容協同設計
2017年1月10日
20:00 - 21:00 (CST)
注冊 ?
聯系方式：
郵箱：info-china@ansys.com
電話：4008198999
網絡研討會介紹：
為了保證PCB的正常工作，設計者必須通過合適的散熱設計來保證周圍的的溫度變化在半導體器件的承受范圍之內。對于散熱設計工程師而言，其需要準確了解板載大功率芯片工作時產生的熱能分布、焦耳熱分布以及其導致的溫度變化，從而選擇合適的散熱設計。而對于電子設計工程師而言，其需要考慮溫度變化對PCB工作性能的影響。ANSYS最新的SIwave版本中，集成了SIwave-Icepak電熱協同仿真功能，設計者在SIwave一個軟件的界面環境中，就可以同時調用SIwave 直流仿真器和Icepak 三維散熱仿真器，進行電熱耦合分析，得到PCB工作時的電流密度分布以及溫度分布結果，幫助設計者提前評估溫度變化對PCB性能的影響，預判PCB上的溫度分布熱點，以便進行散熱設計。
點擊上方“注冊”參加本次網絡研討會。
展開 從模塊到芯片和系統：大型FPGA芯片設計全面的電源噪聲簽核分析【今日16:00直播】
11月4日，Ansys官方『從模塊到芯片和系統：大型FPGA芯片設計全面的電源噪聲簽核分析』研討會為您展開介紹從模塊到芯片到系統的全鏈路動態電源完整性驗證流程提供Ansys電源可靠性的分析方案等，感興趣的下滑預約學習??
時間：11月4日（星期二），16：00-17：00
內容簡介：
介紹了對于大型的先進FinFET工藝FPGA芯片，從模塊到芯片到系統的全鏈路動態電源完整性驗證流程，針對大型模擬頂層的設計，提供Ansys電源可靠性的分析方案。
講師：
林漪婷 | Ansys應用工程師
主要負責芯片內模擬混合信號設計電源可靠性分析的技術支持，支持Totem，Pathfinder-SC，Diakopto等工具在芯片模擬設計的應用并提供電源完整性的驗證和優化方案。
形式：線上
費用：免費
掃碼立即報名
(web: https://s.jishulink.com/O6BGbO)
- -THE END- -
技術鄰簡介：
技術鄰，是一家深耕工科制造業領域逾二十年的專業技術平臺。
我們的服務覆蓋力學、機械、材料、航空、交通運輸、電子電氣、通信、化工、能源、船舶、冶金、建筑土木、水利測繪等眾多專業方向。以CAE仿真為特色和入口，在結構、流體、電磁、熱動力學、工藝、聲、光及加工工藝等領域，擁有深厚的專家資源和項目經驗。累計幫助1200+企業解決制造業研發困擾，100萬+工程師提升專業能力。
面向企業：我們提供精準的項目導航培訓、深度的項目技術分析與高效的項目二次開發服務，致力于成為企業研發創新路上最可靠的技術智庫與實戰伙伴，助力企業研發能力提升。
展開 
2.5D/3D芯片-封裝-系統協同仿真技術研究
侯明剛 | Ansys 主任工程師
哈爾濱工業大學自控專業，在控制系統、高速互連和電磁干擾領域擁有十多年從業經驗，擁有大量使用仿真軟件解決工程設計問題的實戰經驗，負責芯片-封裝/電路板-系統（CPS）協同仿真設計解決方案，通過芯片到系統的電、熱、力多物理耦合分析，全面提升電子產品設計可靠性。
基于達索系統3D體驗平臺的鐵路土建工程BIM協同設計技術研究 | 達索系統百世慧?
在鐵路土建工程BIM設計領域,許多業內人士進行了技術研究與工程實踐,趙月悅等人[4]運用Revit軟件建立一整套高速鐵路橋梁構件庫，對拱橋、鋼－混組合梁斜拉橋以及預應力混凝土部分斜拉橋等特殊復雜橋梁進行BIM設計；謝先當等人[5]基于OpenRail Designer二次開發，形成具備路基本體、支擋工程、邊坡防護、地基處理、三維排水等功能在內的路基正向設計系統；張軒[6]在京張高速鐵路隧道工程中，使用Bentley平臺開展了包括碰撞檢測、出圖算量、正向設計、協同設計在內的隧道工程BIM應用研究。上述研究多是針對路基、橋梁、隧道的單一專業進行,從各自所處的角色對BIM技術進行應用探索,而針對土建工程全專業BIM設計環境及設計方法的研究或應用案例未見介紹。從研究的廣度來看,BIM技術已經應用于鐵路土建工程的各個專業,從研究的深度來看,在單一專業的應用已經取得了一些成功案例[7][8],但鮮有在協同設計環境下串聯起路基、橋梁、隧道三專業的應用案例。BIM技術的應用已經進入了“深水區”, 各工程參與方均在探索BIM技術的應用解決方案, 以發揮BIM技術的真正價值。
本文從基于達索系統3D體驗平臺的三維協同設計環境出發，圍繞 “骨架-模板”設計方法，研究路基、橋梁、隧道工程各專業BIM設計技術及專業間接口設計技術,以期達到三維精細化設計與正向設計的目標。
一、三維協同設計環境
為了在三維BIM環境下實現土建工程設計各參與方之間的交互協同和信息共享,需要建立共同工作的基礎環境，該環境包括信息傳遞方法、模型設計方法兩方面內容。三維協同設計環境為土建工程專業間和專業內BIM設計創造了基礎條件。
1.
展開 ANSYS半導體專題培訓視頻：芯片-封裝-系統電源完整性綜合協同分析
本次網絡培訓介紹了典型的設計方法采用分割方式。 在這樣的環境中，每個設計團隊都會針對其特定組件開展工作，為跨域影響提供了足夠的余地。然而，這種方法可能導致不必要的過度設計和額外的成本，并且由于跨域問題而使集成系統出現故障。在我們提出的方法中，幫助芯片-封裝-系統設計融合。 RedHawk和RedHawk_CPA有助于實現封裝 /系統感知的芯片功率噪聲簽核，而RedHawk_CPM和RedHawk_CMA可以提供芯片功率模型（CPM），并擴展它以在CMA和Siwave中實現全帶寬芯片感知系統PI分析。
http://www.ansys.com/zh-cn/other/zh-cn/training-center-semiconductors
展開 行業案例 | MBSE解決方案（一）：面向裝備系統論證和方案階段研制的協同設計和驗證平臺
圖 2 面向裝備系統論證和方案階段研制的
協同設計和驗證平臺功能架構
2
模塊組成
該平臺涉及體系架構設計、需求管理、系統需求分析和架構設計、物理接口設計、功能邏輯仿真驗證、多學科聯合仿真等功能模塊。
在體系工程層面，使用UAF/DoDAF框架進行體系建模，描述武器系統整體以及各系統之間關系與技術數據標準。通過系統視圖作為體系到系統層面的焦點，從體系過渡到系統層面，輸出各個系統的技術要求。
在系統工程層面，使用SysML語言對系統進行需求分析和架構設計，通過生成代碼模型，使得系統的行為模型可以運行，從而驗證系統的功能邏輯。通過系統架構模型關聯產品設計中的機械、電子與軟件工程設計模型。
在設計工程層面，針對不同領域的產品設計使用不同的建模語言和對應工具，完成產品層面的設計與實現后，通過各種專業仿真工具實現多學科、多物理聯合仿真，對設備完成機電液控等不同工程領域的驗證，實現進一步的優化驗證設計。
圖 3 索為/杉石MBSE自主工具鏈
3
案例應用
圍繞武器裝備（對空防御導彈系統）作為典型案例，應用協同設計和驗證平臺中的幾個核心工具開展了MBSE應用，形成系列化的文章。
展開 從“文件傳輸”到“云端協同”：2026年飛機研發工程師如何用戴西DTS重塑設計仿真工作流？
DTS自動連接到他專屬的虛擬桌面，里面已經<strong>預裝了CATIA、Abaqus、HyperMesh等工具——全部在云端，本地無需安裝任何大型軟件。</strong></p><p><strong>上午9:00，協同設計。</strong>項目經理在DTS共享會話中發起緊急評審：供應商剛更新了翼肋的細節設計，需要結構團隊確認。小李加入會話，與遠在成都的同事同時查看模型。他用剖切工具檢查內部梁的干涉情況，直接添加標注：“此處間隙需增大2mm”。供應商即時看到反饋，當場修改，再次更新模型。整個評審不到一小時。</p><p><strong>上午11:00，仿真后處理。</strong>小李昨天提交的機翼盒段靜力分析任務已經完成，結果文件8GB。他在3DViz CAE中打開結果，漸進式傳輸讓模型10秒內可預覽。他調整剖切平面，查看應力分布，發現一處應力集中。他調出云圖，截取圖片，直接拖拽到DTS協同白板上，準備下午與設計團隊討論。</p><p><strong>下午2:00，跨洋協同。</strong>美國合作方發來最新的氣動載荷數據，小李在DTS中打開對方共享的模型，對方的操作光標實時顯示在屏幕上。雙方就一個連接點的載荷傳遞路徑進行討論，小李<strong>現場修改模型，運行快速分析，當場驗證改進效果。</strong></p><p><strong>下午5:00，交付歸檔。</strong>定稿后的模型和仿真結果自動同步至iDWS數據管理模塊，版本清晰，權限受控。小李無需手動整理文件，系統已記錄全部操作日志，滿足合規審計要求。</p><p>在這一工作流中，小李的角色更像一個“研發導演”，專注于分析問題、決策方案、驗證性能，而將模型傳輸、格式轉換、算力調度等執行工作，全部委托給戴西DTS這位“智能制片”。
展開 從芯片到系統 | 新思科技芯課程4.0今日強勢回歸，Multi-Die引爆系統創新
<p><br></p><p>新思科技芯課程已開播5年，作為開發者的知識技能進階大本營，芯課程共推出200+期課程，涵蓋芯片創新每一個技能點，助力超20,000開發者不斷點亮技能樹。</p><p><br></p><p>近日，芯課程4.0全面升級發布，與開發者一起邁向 “From Silicon to System 從芯片到系統” 的新篇。</p><p><br></p><p>★ 時段更友好：2026年起，課程調整為每周五 14:00-15:00</p><p>★ 內容更前沿：緊扣“從芯片到系統”，每月推出 4節深度系列課，涵蓋技術解析 + 實戰案例</p><p>★ 主題更硬核：覆蓋Multi-Die、AI、RISC-V、eDT（電子數字孿生）、HAV（硬件輔助驗證）、Silicon IP、Automotive Chip 、AMS等前沿主題方向。</p><p><br></p><p>首期系列課程將聚焦Multi-Die：從架構規劃到簽核驗證，Multi-die 的設計難點重重。該系列包含5節線上課程，隨著新思科技完成對Ansys的整合，本次系列課程將首次呈現Total Solution的完整方案系列講解。<strong>本周五「Multi-Die設計：引爆系統創新的下一場革命」是開年第一講。</strong>系列課程安排如下：</p><p><br></p><ol><li>1/16 Multi-Die設計：引爆系統創新的下一場革命<strong>（本周五開講！）
展開 從芯片到系統 | 新思科技芯課程4.0今日強勢回歸，Multi-Die引爆系統創新
新思科技芯課程已開播5年，作為開發者的知識技能進階大本營，芯課程共推出200+期課程，涵蓋芯片創新每一個技能點，助力超20,000開發者不斷點亮技能樹。
近日，芯課程4.0全面升級發布，與開發者一起邁向 “From Silicon to System 從芯片到系統” 的新篇。
★ 時段更友好：2026年起，課程調整為每周五 14:00-15:00
★ 內容更前沿：緊扣“從芯片到系統”，每月推出 4節深度系列課，涵蓋技術解析 + 實戰案例
★ 主題更硬核：覆蓋Multi-Die、AI、RISC-V、eDT（電子數字孿生）、HAV（硬件輔助驗證）、Silicon IP、Automotive Chip 、AMS等前沿主題方向。
首期系列課程將聚焦Multi-Die：從架構規劃到簽核驗證，Multi-die 的設計難點重重。該系列包含5節線上課程，隨著新思科技完成對Ansys的整合，本次系列課程將首次呈現Total Solution的完整方案系列講解。本周五「Multi-Die設計：引爆系統創新的下一場革命」是開年第一講。系列課程安排如下：
1/16 Multi-Die設計：引爆系統創新的下一場革命（本周五開講！）
1/23 UCle加速高性能Multi-Die設計
1/30 加速創新：異構多芯片系統中的數字設計實現
2/6 業界領先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設計中的芯片-封裝-系統協同多物理場分析
歡迎掃碼進入課程報名入口，鎖定2026全年課程席位！
展開 
ANSYS和TSMC攜手助力芯片制造商設計尖端多晶片芯片-封裝系統
TSMC幫助實現ANSYS面向InFO參考流程的解決方案，以打造可靠的電子產品
2016年9月22日，匹茲堡訊——隨著智能互聯電子產品如雨后春筍般涌現，移動設備、網絡、汽車、工業自動化和醫療應用的制造商需要以更低成本設計高性能的可靠產品。為滿足這些日益增長的需求，ANSYS和TSMC正通力合作，以改進并交付支持TSMC晶圓級集成型InFO封裝技術的、最綜合全面的設計解決方案套件。
通過ANSYS和TSMC的合作，ANSYS解決方案現在能夠實現各種多晶片分析，包括抽取、功率和可靠性、信號和電源完整性、熱以及電磁干擾等。該設計實現方案讓移動和物聯網制造商能夠充分利用ANSYS經過全面驗證的集成型電路和封裝級解決方案，從而打造更纖薄、更低成本、更高可靠性的尖端移動和物聯網產品。
ANSYS總經理John Lee指出：“我們與TSMC的合作，有助于在市場上推出面向InFO封裝技術的、經過驗證的綜合電源信號完整性和可靠性解決方案。ANSYS的同類最佳工程仿真解決方案幫助我們的共同客戶積極創新，在移動和物聯網應用領域超越芯片向封裝和系統級設計發展。”
TSMC基礎設施設計市場營銷部門高級總監Suk Lee指出：“通過雙方的緊密合作，我們能夠充分滿足InFO技術領域的可靠性和電源完整性設計要求。此次實現的ANSYS解決方案能夠幫助客戶在整個芯片、封裝和系統上分析并設計可靠的供電網絡。”
關于ANSYS, Inc.
作為全球工程仿真領域的領先企業，ANSYS在眾多產品的創造過程中都扮演著至關重要的角色。無論是火箭發射、飛機翱翔長空、汽車高速馳騁、電腦和移動設備的便捷使用、橋梁虹跨江河還是可穿戴產品的貼心使用，ANSYS技術都盡顯卓越。
展開 定義多芯片系統Sign-Off新標準，從局部正確到系統可靠的終極保障【今日14：00直播】
新思科技多芯片簽核解決方案與 Ansys 多物理場仿真技術相結合，提供業界領先且全面的用于時序、熱、功率和信號完整性分析解決方案，重新定義多芯片系統Sign-Off新標準，歡迎感興趣的用戶報名參會！
時間：2 月6日（星期五），14:00–15:00
地點：線上直播
講師簡介：
賈琳 | 新思科技高級應用工程師
20年數字設計經驗熟悉 P&R, signoff 和ECO, 3DIC signoff
崔碩岳 | 新思科技技術支持經理
原Ansys半導體事業部現新思科技簽核部技術經理，長期從事芯片物理設計仿真等工作，負責芯片電源完整性、可靠性、芯片時序與電源噪聲分析及簽核等相關產品的應用和支持工作。
掃碼立即報名參會
展開 對話 | 探究系統級芯片設計
Kahng：在2D環境中，系統與技術之間的交接非常清晰，并且可輕松管理bump規劃、分區規劃、NoC等方面，而我們正在從該環境轉移到多芯片的環境，后者不僅具有更多的動態交接，而且對協同設計有著更嚴苛的要求。有助于高效率、可擴展協同分析的跨系統和技術邊界抽象層級仍然尚未實現。
Krishnamoorthy：面向設計人員的整個3D工作流程非常不連貫。設計探索、構建、分析和簽核工作并不能在同一個環境中完成。您不妨看一下我們在SoC設計中采用芯片級設計所實現的收益，我們將各個方面融合到統一環境中，這樣我們就能在各流程階段顯著加速協同優化。正基于此，3D-IC設計足以掀起一場顛覆性的技術變革，當然這還涉及架構探索等諸多方面。如果您有一個單片RTL，您如何判斷應該將RTL的哪個部分放到什么芯片上呢？這不僅涉及到成本方面的考量因素，還涉及到頂級收斂的考量因素。在我們面前，還有許多十分有趣的問題等待解決，但是我們需要采用合適的設計環境來實現多芯片設計。
展開 對話 | 探究系統級芯片設計
Kahng：在2D環境中，系統與技術之間的交接非常清晰，并且可輕松管理bump規劃、分區規劃、NoC等方面，而我們正在從該環境轉移到多芯片的環境，后者不僅具有更多的動態交接，而且對協同設計有著更嚴苛的要求。有助于高效率、可擴展協同分析的跨系統和技術邊界抽象層級仍然尚未實現。
Krishnamoorthy：面向設計人員的整個3D工作流程非常不連貫。設計探索、構建、分析和簽核工作并不能在同一個環境中完成。您不妨看一下我們在SoC設計中采用芯片級設計所實現的收益，我們將各個方面融合到統一環境中，這樣我們就能在各流程階段顯著加速協同優化。正基于此，3D-IC設計足以掀起一場顛覆性的技術變革，當然這還涉及架構探索等諸多方面。如果您有一個單片RTL，您如何判斷應該將RTL的哪個部分放到什么芯片上呢？這不僅涉及到成本方面的考量因素，還涉及到頂級收斂的考量因素。在我們面前，還有許多十分有趣的問題等待解決，但是我們需要采用合適的設計環境來實現多芯片設計。
內容推薦 | 推動半導體設計集成解決方案：Ansys 多物理場與Synopsys芯片和3D-IC實現流程的整合
點擊回看
Marc Swinnen | Ansys, Sr.
展開 