5nm工藝
關注創建者：匿名 創建時間：2021-08-11
5nm工藝的實例教程
下面這張圖中至少多出了3個新的工藝節點，還有節點位置上的調整，比如說相對顯著的是4LPE/4nm，從原本從屬于7LPE同代演進，改為一次完整迭代——這個會在下文中提到。
此前的工藝中，從屬10LPE工藝演進中，三星增加了一個8LPA。三星表示相比于8LPU，8LPA實現了10%的性能提升和15%的功耗縮減。另外在7LPP工藝以下多出5LPP，算是改進版的5nm節點，相比5LPE有5%的性能提升、10%的功耗縮減。新增的4LPP演進會在下文中提及。
回顧一下三星的5nm工藝。之前的文章多次提過，臺積電和三星在7nm之后的路線規劃是存在較大差異的。尤其臺積電N5工藝是屬于N7工藝的完整迭代，而三星的5LPE(和新增的5LPP)本質上屬于7LPP的同代工藝演進。所以N5和5LPE的競技舞臺其實還是有極大差異的。
三星在用詞上一向都比較“考究”，完整工藝迭代叫innovation，而同代工藝的BKM更新叫evolution——可能叫BKM更新有點不合適，畢竟5LPE相比7LPP實際的性能、效率、晶體管密度提升還是遠超一般的BKM更新的(0.75倍的邏輯電路面積縮減/10%性能提升/20%功耗下降)。
5LPE是去年下半年開始大規模量產的，高通驍龍888就是采用了該工藝的代表性產品。一個家族內的工藝演進通常也意味著可復用的IP，以及金屬層方面的一些優化措施、標準單元的小幅變化等——晶體管和SRAM單元基本保持一致。三星原本的路線是更早地在7nm工藝上應用EUV技術，以及更早地在3nm工藝上應用GAA晶體管，這些都是眾所周知的了。所以5LPE成為其中的一個過渡產品。
展開 全球高端光刻機壟斷霸主ASML亞太區技術營銷協理鄭國偉介紹，2018年下半年ASML已開始出貨最先進的浸潤式光刻機NXT:2000i，符合集成電路制造5nm制程工藝需求。ASML中國區總裁沈波在接受采訪時表示，這臺ASML最先進的設備也將很快在中國市場看到。
此前曾有消息稱ASML受到限制沒有把最好的機器設備銷售給中國，對此，沈波表示，上述說法并非事實。ASML的EUV、NXT:1980等高端設備均已進入中國。目前ASML最新最先進的支撐7nm/5nm制程工藝的NXT:2000i也會很快在中國市場看到。
根據 中銀國際 機械團隊統計，2018年5月19日，長江存儲訂購的ASML193nm浸沒式光刻機運抵武漢；5月21日，華力二期（華虹六廠）訂購的193nm雙極沉浸式光刻機NXT:1980Di已經進場。 中芯國際 也已向ASML購買一臺EUV（極紫外線）光刻設備，預計2019年交付。這些設備價格十分高昂，單價在7000萬美元至1.2億美元。
據統計，2017年全球半導體光刻設備廠中，ASML以80%以上的市占率穩居龍頭，其次是日本廠商尼康（Nikon)和 佳能 （Canon），而在高端EUV光刻機臺方面，ASML幾乎100%壟斷供應。
“如果我們交不出EUV的話，摩爾定律就會從此停止”，ASML董事長Peter曾接受媒體采訪時說。摩爾定律演進對設備廠商提出很大的技術研發挑戰，巨額的研發投入已經不是一家公司能夠負擔。目前， 英特爾 、 臺積電 、 三星 等ASML所服務的集成電路制造客戶，已經成為ASML的股東，協助ASML研發。 摩根大通 最新報告表示，ASML已經確認1.5nm制程的發展性，可支撐摩爾定律延續至2030年。沈波指出，2018年ASML投入16億歐元研發，占營收約15 %。
展開 三星揭露2018 - 2020 年之制程技術發展藍圖
而2019 年該公司將進一步推出優化7 納米的優化版，即5 納米和4 納米制程；但是最受全場矚目的，則是三星揭露2020 年3 納米制程將首度導入環繞式閘極(GAA) 電晶體，此前比利時微電子研究中心即曾發表研究報告認為，環繞式閘極(GAA) 電晶體將是未來最有可能突破7 納米技術以下FinFET 工藝之候選人。
下一代晶體管架構
Gate-All-Around就是環繞柵極，相比于現在的FinFET Tri-Gate三柵極設計，將重新設計晶體管底層結構，克服當前技術的物理、性能極限，增強柵極控制，性能大大提升。自二十一世紀初以來，三星和其他公司一直在開發GAA技術。 GAA晶體管是場效應晶體管（FET），在通道的所有四個側面都有一個柵極，用于克服FinFET的物理縮放比例和性能限制，包括電源電壓。
三星公司市場副總裁Ryan Sanghyun Lee表示，自2002年以來，三星專有的GAA技術被稱為多通道FET（MBCFET）。據該公司介紹，MCBFET使用納米片器件來增強柵極控制，顯著提高晶體管的性能。
據了解，三星口中的MBCFET,其實屬于水平溝道柵極環繞技術(Horizontal gate-all-around,有些文獻中又稱為Lateral gate-all-around,以下簡稱水平GAA，柵極環繞則簡稱GAA)的一種.
盡管并沒有公開對外宣布,但其它的芯片廠商其實也在同一個方向努力,所計劃的啟用時間點也是大同小異.大家都是采用水平GAA,只不過鰭片形狀各有不同,三星是采用納米板片形狀的鰭片,有些廠商則傾向橫截面為圓形納米線形狀的鰭片....這些都隸屬于水平GAA,其它的變體還包括六角形鰭片,納米環形鰭片等。
展開 最后，預計三星會在即將于明日發布的 Galaxy Watch 4 系智能手表上搭載最新的 5nm Exynos W920 可穿戴芯片組。
- END -
臺積電稱，N4P的性能較原先的N5增快11%，較N4增快6%。與N5相比，N4P的功耗效率提升22%，晶體管密度增加6%。
N4P工藝和此前N4工藝一樣，提供了更多的PPA（功率、性能、面積）優勢，但保持了相同的設計規則、設計基礎設施、SPICE模擬程序和IP。
此外，N4P通過減少掩模數量降低了工藝復雜性并縮短了晶圓周期時間。
由于都是5nm技術平臺，臺積電稱N4P制程技術設計可將基于5nm制程的產品輕松移轉。
憑借N5、N4、N3和最新的N4P，臺積電客戶在其產品的性能、面積、成本和功耗等多方面都可以有非常靈活的工藝選擇。
臺積電目前提供的5nm制程之后大規模制程的生產路線圖被認為如下：
iPhone13系列中的Apple A15Bionic工藝是由臺積電使用5nm （N5P） 工藝制造的，先前曾有傳言稱，蘋果下一代處理器會首發臺積電3nm工藝。但現在由于技術限制，臺積電無法保證3nm的量產時間，產能問題也尚未解決。
如今，臺積電剛好在這個時候帶來了N4P工藝，
按照蘋果一貫的行事風格A16很有可能使用更為穩妥N4P工藝制程，這意味著明年旗艦智能手機的下一代高通驍龍898芯片很可能也將使用4nm節點制造。同時，
即將推出的聯發科技天璣2000SoC也據稱正在使用4nm工藝進行開發
。
展開 
5nm工藝的最新內容
雙方協作實現面向臺積電先進節點技術的工作流程，加速AI、高速數據通信和先進計算發展
Ansys HFSS-IC Pro已通過臺積電認證，可對其先進的5nm和3nm工藝技術進行芯片級分析。此次合作使客戶能夠滿足包括AI、HPC、5G/6G通信和汽車電子產品等復雜應用的需求。
例如，相比業界用5nm工藝的存算一體芯片，后摩智能的鴻途H30芯片在Int8全精度的計算提供下，計算延時只有1.5ns，降低了70%。
目前，主流的FPGA廠商如賽靈思（Xilinx）和英特爾（Intel）已經推出了基于7nm和10nm工藝的FPGA產品，未來還有望進入5nm甚至3nm工藝。
第二，系統級集成的需求：隨著應用領域的不斷拓展，FPGA需要與其他類型的芯片進行系統級集成，以提供更強大和更靈活的功能。
據了解，此前AMD的7nm銳龍5000正是由通富微電負責封測，而此次通富微電實現的5nm產品的工藝能力和認證，將擁有更大的市場空間。
文章來源：中國電子報
作者丨許子皓
編輯丨陳炳欣
美編丨馬利亞
監制丨連曉東
從本質上來說，臺積電4nm工藝其實是基于2020年的5nm工藝節點的改名而已，這一幕其實在臺積電的6nm工藝時就發生過，6nm本質上也是7nm工藝節點的改進。
這種“換湯不換藥”式的改名，意味著晶體管微縮技術發展的放緩。
2.3.1 器件級三維集成——環柵場效應晶體管
FinFET技術已經發展接近10年，推動集成電路進入5 nm先進工藝節點。然而該技術對維持MOSFET器件的正常工作卻越發“力不從心”，尤其是難以較好地控制泄漏電流。
自臺積電 32nm 失誤以來，直到目前的 5nm 工藝節點，臺積電的晶體管密度每年增長 2 倍。盡管如此，真實芯片的密度每 3 年增長約 2 倍。這種較慢的速度部分是由于 SRAM 縮放、功率傳輸和熱密度的消亡，但大多數這些問題都與數據的輸入和輸出有關。
芯片上數據的輸入和輸出 (IO) 是計算的命脈。
今年5月，恩智浦宣布采用臺積電5nm制程工藝打造新一代S32系列車用處理器。同時宣布，已與臺積電合作開發5nm ASIL D安全等級的SoC芯片；另外，高通、英偉達等廠商推出的數字座艙和自動駕駛芯片均依賴其先進工藝制程，部分產品已實現量產裝車。
而在MCU領域，臺積電生產的汽車MCU已占據約70%的市場份額，英飛凌、ST、NXP、TI、瑞薩電子等MCU主要供應商采用臺積電代工。
A15 Bionic 使用了臺積電的5nm 工藝節點，A16 Bionic 有 4nm 工藝節點（5nm 半節點，是 5nm 晶體管性能的改進版），但 CPU 配置幾乎相同。
圖 4：比較 A15 Bionic 和 A16 Bionic 的 CPU 部分
A15 和 A16 相同之處在于它們有 2 個高性能 CPU 和 4 個高效 CPU，共 6 個內核。
臺積電4nm工藝與5nm屬于同一平臺，但4nm工藝的速度、功耗和密度都有了改善，其最大的優勢在于與5nm兼容的設計規則、SPICE和IP。使用5nm工藝設計的產品能夠輕易地轉移到4nm平臺上來。
三星的4nm制程主要分為4LPE和4LPP，并將4LPE視為7LPP工藝的演進版本，可提供比5nm更好的PPAc（功率、性能、面積、成本）表現。
