5nm制程
關注創建者：匿名 創建時間：2021-10-29
5nm制程的實例教程
全球高端光刻機壟斷霸主ASML亞太區技術營銷協理鄭國偉介紹，2018年下半年ASML已開始出貨最先進的浸潤式光刻機NXT:2000i，符合集成電路制造5nm制程工藝需求。ASML中國區總裁沈波在接受采訪時表示，這臺ASML最先進的設備也將很快在中國市場看到。
此前曾有消息稱ASML受到限制沒有把最好的機器設備銷售給中國，對此，沈波表示，上述說法并非事實。ASML的EUV、NXT:1980等高端設備均已進入中國。目前ASML最新最先進的支撐7nm/5nm制程工藝的NXT:2000i也會很快在中國市場看到。
根據 中銀國際 機械團隊統計，2018年5月19日，長江存儲訂購的ASML193nm浸沒式光刻機運抵武漢；5月21日，華力二期（華虹六廠）訂購的193nm雙極沉浸式光刻機NXT:1980Di已經進場。 中芯國際 也已向ASML購買一臺EUV（極紫外線）光刻設備，預計2019年交付。這些設備價格十分高昂，單價在7000萬美元至1.2億美元。
據統計，2017年全球半導體光刻設備廠中，ASML以80%以上的市占率穩居龍頭，其次是日本廠商尼康（Nikon)和 佳能 （Canon），而在高端EUV光刻機臺方面，ASML幾乎100%壟斷供應。
“如果我們交不出EUV的話，摩爾定律就會從此停止”，ASML董事長Peter曾接受媒體采訪時說。摩爾定律演進對設備廠商提出很大的技術研發挑戰，巨額的研發投入已經不是一家公司能夠負擔。目前， 英特爾 、 臺積電 、 三星 等ASML所服務的集成電路制造客戶，已經成為ASML的股東，協助ASML研發。 摩根大通 最新報告表示，ASML已經確認1.5nm制程的發展性，可支撐摩爾定律延續至2030年。沈波指出，2018年ASML投入16億歐元研發，占營收約15 %。
展開 臺積電稱，N4P的性能較原先的N5增快11%，較N4增快6%。與N5相比，N4P的功耗效率提升22%，晶體管密度增加6%。
N4P工藝和此前N4工藝一樣，提供了更多的PPA（功率、性能、面積）優勢，但保持了相同的設計規則、設計基礎設施、SPICE模擬程序和IP。
此外，N4P通過減少掩模數量降低了工藝復雜性并縮短了晶圓周期時間。
由于都是5nm技術平臺，臺積電稱N4P制程技術設計可將基于5nm制程的產品輕松移轉。
憑借N5、N4、N3和最新的N4P，臺積電客戶在其產品的性能、面積、成本和功耗等多方面都可以有非常靈活的工藝選擇。
臺積電目前提供的5nm制程之后大規模制程的生產路線圖被認為如下：
iPhone13系列中的Apple A15Bionic工藝是由臺積電使用5nm （N5P） 工藝制造的，先前曾有傳言稱，蘋果下一代處理器會首發臺積電3nm工藝。但現在由于技術限制，臺積電無法保證3nm的量產時間，產能問題也尚未解決。
如今，臺積電剛好在這個時候帶來了N4P工藝，
按照蘋果一貫的行事風格A16很有可能使用更為穩妥N4P工藝制程，這意味著明年旗艦智能手機的下一代高通驍龍898芯片很可能也將使用4nm節點制造。同時，
即將推出的聯發科技天璣2000SoC也據稱正在使用4nm工藝進行開發
。
展開 與當前將使用在Power10芯片的7納米制程相比，這種2納米制程有望將速度提高45％或以相同速度運行，將功耗降低75％。
IBM 2納米芯片潛在的好處
據IBM稱，這項先進技術的潛在好處可能包括：
手機電池壽命翻兩番，只要求用戶每四天給他們的設備充電一次。
減少數據中心的碳足跡，這些中心占全球能源使用量的1%，即5.8億兆焦耳。將他們所有的服務器改為基于2納米的處理器，有可能大大減少這一數字。
大大加快筆記本電腦的功能，從快速處理應用程序，到更容易地協助語言翻譯，到更快的互聯網訪問。
有助于加快自動駕駛汽車等自主車輛的物體檢測和反應時間。
另外，這項技術將使數據中心的電源效率、太空探索、人工智能、5G和6G以及量子計算等領域受益。
實驗室做出來≠量產
一個工藝從實驗室出來，到大規模量產，過程中需要芯片代工廠不斷提升晶圓良率。
晶圓良率，指完成所有工藝步驟后，測試合格的芯片的數量與整片晶圓上的有效芯片的比值。
因此，晶圓良率決定了芯片的工藝成本。
要是一個工藝的晶圓良率上不去，量產可能反而會導致芯片虧損。
而目前，IBM的2nm芯片還停留在實驗室階段，只是制造出來而已。
除此之外，也還需要考慮光刻機等工具的進展。
展開 據悉，臺積電此前斥資120億美元建造的12吋晶圓廠已經開工，預計到2024年有望量產5nm制程芯片...
報道稱，在昨(1)日的北美年度技術研討會上，臺積電總裁魏哲家透露，斥資120億美元在亞利桑那州建造12吋晶圓廠現階段已開工，工程正順利進行。
魏哲家表示，規劃中的工廠仍有望在2024年開始量產5nm制程芯片，月產能約2萬片。
報道指出，臺積電預計將加入英特爾和三星電子等公司的行列，一同爭取540億美元半導體產業補貼，該政策上周在美國參議院已取得新進展。
路透先前曾引述消息人士稱，臺積電正計劃未來10到15年內在亞利桑那州的工廠建造多達6家工廠，在取得第一座晶圓廠土地時已確保有足夠的擴廠空間，如此一來便能擴建另外5座晶圓廠。
此外，魏哲家說，臺積電3nm制程有望在明年下半年亮相，預計將于南科的Fab18廠開始量產，今年資本支出預估為300億美元，未來三年投資達1000億美元。
展開 外媒近日指出，由于臺積電3nm制程卡關，蘋果下一代iPhone處理器A16芯片，將延用臺積電5nm制程，創連續3年使用同一個制程的狀況，臺積電也響應，不評論市場傳聞，重申 3 nm制程按計劃進行。不過，業界認為，蘋果可能也考慮到成本關系，才會推遲手機芯片采用3nm制程，至于臺積電也為了改善成本，針對極紫外光(EUV)推動改善計劃，以及改良EUV機臺設計，還有導入先進封裝，讓3nm制程有更多的客戶愿意采用。
3nm制程面臨芯片設計復雜度以及晶圓代工成本飆高等問題，更因為EUV曝光機采購成本創新高，產出吞吐量（throughput）提升速度放緩，讓3nm晶圓代工報價恐達近3萬美元。
此外，EUV機臺透過特殊的反射鏡進行傳送，耗電量達深紫外光微影（DUV）機臺10倍以上，來達到最后剩下2%的光能進行曝光，臺積電透過機臺程序修正，將EUV光脈沖能量優化，并重新設計反射結構，有效提升3%反射率；臺積電還分析二氧化碳雷射系統放大器的運轉數據，采用變動頻率取代固定頻率的運作模式，進一步強化放大器10%能源使用效率。臺積電也提升EUV機臺5%能源使用效率，預計用在生產3nm制程的機臺上。
業界透露，臺積電將啟動EUV持續改善計劃（CIP），在維持摩爾定律進程上，希望在增加芯片尺寸同時，減少先進制程EUV光罩使用道數。
荷商半導體生產設備商、獨家供應EUV曝光機的艾司摩爾(ASML)，今年下半年推出的NXE：3600D價格高達1.4～1.5億美元，每小時吞吐量達160片12吋晶圓，基于5nm制程的4nm進行改良，EUV光罩層大約在14層之內，3nm制程將達25層，導致成本暴增，不是所有的客戶都愿意采用。
展開 
5nm制程的最新內容
當制程節點邁入5nm及以下的精微領域，芯片關鍵尺寸已逼近原子級別，傳統標量成像理論因無法精準捕捉光的偏振特性對成像精度的影響，已難以滿足關鍵尺寸均勻性（CDU）的嚴苛要求，制程升級陷入瓶頸。
性能定位： EPYC 9554屬于第四代EPYC（代號“Genoa”）處理器，采用先進的Zen 4架構和5nm制程，能效比極高。3.1GHz的基礎頻率和3.75GHz的最大加速頻率，保證了單核和多核性能都非常強勁。
適用場景： 完美契合您所列的“數值計算、大數據分析、人工智能、仿真”等高度并行化的計算任務。
3.
展會期間，新凱來公司展出的DUV光刻機原型機及SAQP工藝尤為引人注目，該技術路線劍指5nm制程，計劃于2026年實現量產。
同時，其“武夷山”刻蝕設備、“阿里山”原子層沉積設備等產品系列，展現了中國企業在半導體全鏈條設備領域的突破能力。
半導體設備作為高端制造裝備，對其零部件的精度、穩定性和潔凈度有著近乎苛刻的要求。這正是精密機加工技術在半導體領域價值的最佳體現。
今年5月，恩智浦宣布采用臺積電5nm制程工藝打造新一代S32系列車用處理器。同時宣布，已與臺積電合作開發5nm ASIL D安全等級的SoC芯片；另外，高通、英偉達等廠商推出的數字座艙和自動駕駛芯片均依賴其先進工藝制程，部分產品已實現量產裝車。
而在MCU領域，臺積電生產的汽車MCU已占據約70%的市場份額，英飛凌、ST、NXP、TI、瑞薩電子等MCU主要供應商采用臺積電代工。
5nm芯片在2020年實現量產，在此基礎上，臺積電和三星在向3nm進發，在3nm量產之前，4nm制程填補了5nm與3nm之間的空擋。
臺積電4nm工藝與5nm屬于同一平臺，但4nm工藝的速度、功耗和密度都有了改善，其最大的優勢在于與5nm兼容的設計規則、SPICE和IP。使用5nm工藝設計的產品能夠輕易地轉移到4nm平臺上來。
H100 是一款針對大模型專門優化過的芯片，使用臺積電 5nm 定制版本制程（4N）打造，單塊芯片包含 800 億晶體管。同時也是全球首款 PCI-E 5 和 HBM 3 顯卡，一塊 H100 的 IO 帶寬就是 40 terabyte 每秒。
雖然FinFET制程到了5nm以下就變成了一個關卡，但臺積依然透過他們強大的芯片制造能力，硬是讓FinFET走到了3nm。而三星則是選擇在此節點轉向次世代制程。這除了顯示臺積超越業界的制造能力外，更凸顯了臺積對于獲利與成本控制的高度重視。
一、芯片封裝的反擊
芯片是一個復雜的集成電路元器件，一顆指甲蓋大小的芯片，采用了高端先進的5nm，4nm制程技術可以，可以容納上百根晶體管。晶體管越多，計算能力越強，也意味著更強大的性能水準。在傳統的芯片制造產業中，提升芯片性能的方式有很多。要么是從供應鏈入手，由ASML提供更好的光刻機設備產品，要么是從芯片制造商作為切入點，提高芯片制程。
早在2021年，高通就表示，該公司最新自動駕駛平臺Snapdragon Ride的核心SoC也將基于5nm制程打造。該SoC基礎算力達到10TOPS，其中單顆SoC支持NCAP標準下的L1/L2級自動駕駛，多顆SoC組合可以實現L4級自動駕駛，最大算力可以達到700TOPS以上。
據國外媒體報道，在7nm和5nm制程工藝的量產時間上基本能跟上臺積電節奏的三星電子，在更先進的3nm制程工藝上有望先于臺積電量產，有報道稱他們正推進在二季度量產。
