先進集成電路技術(shù)展望

第三代半導(dǎo)體聯(lián)合創(chuàng)新孵化中心

2022年11月22日 13:02

瀏覽：2842 評論：1 收藏：1

來源：前瞻科技雜志，作者：董俊辰，張興，謝謝。

董俊辰

-副教授

張興（通信作者）

-教授

-博士研究生導(dǎo)師

-國家杰出青年科學(xué)基金獲得者

文章摘要

集成電路被譽為現(xiàn)代信息社會的基石，推動了各個產(chǎn)業(yè)的發(fā)展和進步，深刻影響著人們的生活習(xí)慣、工作方式、思維模式。集成電路以摩爾定律為導(dǎo)向發(fā)展了60多年，隨著工藝節(jié)點的不斷演進，電路制造和設(shè)計成本大幅攀升，產(chǎn)品良率和生產(chǎn)效率開始出現(xiàn)下降的苗頭。近年來，一系列新工藝、新材料、新技術(shù)被引入集成電路領(lǐng)域，形成了新的應(yīng)用方式、使用場景、發(fā)展路徑，為集成電路發(fā)展注入強心劑，集成電路后摩爾時代悄然而至。因此，對后摩爾時代先進集成電路主要技術(shù)路徑及其特點進行梳理具有重要的研究意義和應(yīng)用價值。文章總結(jié)了集成電路沿摩爾定律發(fā)展面臨的技術(shù)困境以及后摩爾時代集成電路的基本特征，歸納了集成電路領(lǐng)域的國內(nèi)外新近學(xué)術(shù)進展和研究成果，分析了中國在相關(guān)技術(shù)路徑上的潛力與不足，并提出相應(yīng)發(fā)展對策和可行措施。最后，總結(jié)和展望了后摩爾時代先進集成電路技術(shù)的未來發(fā)展趨勢。

集成電路發(fā)展概述

作為信息社會的基石，集成電路正越來越深刻地影響著人們的生活。在消費電子、汽車、醫(yī)療、航天、軍事、人工智能、物聯(lián)網(wǎng)、通信等領(lǐng)域，集成電路都扮演著舉足輕重的角色。集成電路發(fā)展遵循著一定的規(guī)律，其中最著名的是摩爾定律。摩爾定律是美國英特爾公司創(chuàng)始人之一戈登·摩爾先生于1965年提出的經(jīng)驗式總結(jié)。該定律描述了集成電路的發(fā)展趨勢：從性價比的角度，集成電路芯片上可容納元器件的數(shù)目，約每隔2年翻一番，電路性能也將提升一倍，而價格下降一半。簡而言之，即通過縮小集成電路元器件的面積，在相同尺寸的晶圓上制造出更多的電路和芯片，從而達到降低成本和提升性能的目的。在高κ金屬柵、應(yīng)變硅、鰭式場效應(yīng)晶體管（Fin Field-Effect Transistor, FinFET）等新材料和新器件結(jié)構(gòu)技術(shù)的支撐下，摩爾定律延續(xù)了近60年，集成電路也進入到5 nm技術(shù)節(jié)點，并向著3 nm節(jié)點邁進。

集成電路沿摩爾定律發(fā)展終將面臨器件尺寸無法持續(xù)縮小的問題。特別是在引入FinFET技術(shù)之后，更為復(fù)雜的器件結(jié)構(gòu)使得集成電路的制造難度大幅提高、良率明顯下降，導(dǎo)致制造和設(shè)計成本大幅攀升，給產(chǎn)品研發(fā)帶來風(fēng)險。這也成為限制集成電路發(fā)展的重要因素之一。此外，集成電路制造涉及的設(shè)備、材料等方面正在逼近物理極限，電路性能逐漸觸及瓶頸。因此，探索引領(lǐng)集成電路走出尺寸縮小困境的技術(shù)路徑在實際生產(chǎn)和學(xué)術(shù)研究等方面都具有非常深遠的意義。近年來，一系列新工藝、新材料、新技術(shù)的引入為集成電路的發(fā)展注入了活力，例如三維集成、芯粒（Chiplet）、類腦芯片等技術(shù)，使集成電路在更多維度上取得了令人耳目一新的進展，形成了新的發(fā)展路徑、應(yīng)用方式、使用場景，進入了“后摩爾時代”。

中國是集成電路需求和生產(chǎn)大國，2021年集成電路進口量為6354.8億塊，其中凈進口量（進口量?出口量）超3240億塊。集成電路產(chǎn)業(yè)已成為國民經(jīng)濟和社會發(fā)展的戰(zhàn)略性、基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè)，在國家政策的大力支持下，近些年中國大陸集成電路企業(yè)在設(shè)計、制造、封裝、測試、材料、設(shè)備等環(huán)節(jié)都取得了長足進步，與國外及中國臺灣地區(qū)先進水平的差距正在逐步縮小。此外，中國經(jīng)濟發(fā)展平穩(wěn)向上、集成電路消費市場發(fā)展前景樂觀、政策持續(xù)性強、工科人才儲備量大，這些都為集成電路產(chǎn)業(yè)的良性發(fā)展提供了堅實的物質(zhì)基礎(chǔ)。然而，我們也應(yīng)清楚地認識到，后摩爾時代是機遇與挑戰(zhàn)共存的時代，集成電路的發(fā)展也面臨著極大的技術(shù)挑戰(zhàn)，例如先進工藝的研發(fā)、材料及設(shè)備的獲取、跨領(lǐng)域技術(shù)的整合、設(shè)計軟件的國產(chǎn)化等。因此，非常有必要對后摩爾時代集成電路技術(shù)研究進展進行總結(jié)并對其發(fā)展趨勢進行研判。

集成電路主要技術(shù)路徑及發(fā)展現(xiàn)狀

實際生產(chǎn)制造中，集成電路按技術(shù)節(jié)點分為2類：成熟工藝和先進工藝。28 nm及以上節(jié)點的集成電路研發(fā)時間久、產(chǎn)品良率高、技術(shù)積累豐富，稱為“成熟工藝”；22 nm及以下節(jié)點的集成電路研發(fā)較晚，技術(shù)仍在不斷完善，稱為“先進工藝”。其中，先進工藝包括FinFET技術(shù)和三維集成技術(shù)。此外，基礎(chǔ)性研究也是集成電路技術(shù)的重要組成部分，包括技術(shù)創(chuàng)新和技術(shù)融合等內(nèi)容。

2.1 成熟工藝——金屬氧化物半導(dǎo)體場效應(yīng)晶體管技術(shù)發(fā)展現(xiàn)狀

在28 nm節(jié)點以前，集成電路制造以平面型工藝為主，最基本的器件是金屬氧化物半導(dǎo)體場效應(yīng)晶體管（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET），其結(jié)構(gòu)如圖1所示。通過縮小MOSFET特征尺寸，包括溝道長度和寬度，可提升電路集成度。MOSFET有開啟和關(guān)斷2種工作狀態(tài)，對應(yīng)于數(shù)字邏輯1和0。該器件比較理想的工作狀態(tài)是：在開啟狀態(tài)，流經(jīng)器件的電流盡量大；在關(guān)斷狀態(tài)，流經(jīng)器件的電流盡量小。美國加利福尼亞大學(xué)伯克利分校胡正明（Chenming Hu）教授曾做過一個經(jīng)典比喻，將溝道看成一根扁平水管，通過按壓水管的方式控制水管的流通和截止，在MOSFET柵電極施加的電壓就相當(dāng)于按壓水管的力量。因此，將溝道長度做得越短，則單位時間內(nèi)流經(jīng)器件的電流越大；器件對導(dǎo)電溝道的控制能力越強，則截止?fàn)顟B(tài)的關(guān)斷電流越小。平面型MOSFET即是按照這個思路演變，等比例縮小、應(yīng)變硅、高κ金屬柵等技術(shù)的引入，保證了器件在特征尺寸縮小的情況下，維持良好的開啟和關(guān)斷狀態(tài)，使集成電路不斷優(yōu)化升級。

圖1　平面型MOSFET器件結(jié)構(gòu)

近年來，智慧城市、智慧醫(yī)療、物聯(lián)網(wǎng)等新興技術(shù)的興起為集成電路產(chǎn)業(yè)提供了巨大的潛在市場。這些應(yīng)用領(lǐng)域具有碎片化的特點，使用場景范圍廣、硬件需求量大，并且對集成電路計算能力不做過高要求，所以對先進工藝的需求并不強烈，適合于成本和風(fēng)險可控、安全性較高的成熟工藝。因此，成熟工藝仍是未來集成電路產(chǎn)業(yè)非常重要的組成部分。在2020年晶圓代工市場中，28 nm及以上節(jié)點的成熟工藝占集成電路市場份額為66%，未來5年成熟工藝市場份額仍將不低于50%，占據(jù)市場的半壁江山。成熟工藝是中國大陸晶圓代工企業(yè)的主要營收項目之一，中芯國際、華虹半導(dǎo)體、晶合集成等多家公司都具備成熟工藝的代工能力。2021年中國大陸晶圓代工企業(yè)營收額繼續(xù)高速增長，占全球總體份額的8.5%，并且中芯國際和華虹半導(dǎo)體成功躋身全球晶圓代工企業(yè)十強。

2.2 先進工藝——FinFET技術(shù)發(fā)展現(xiàn)狀

1999年美國加利福尼亞大學(xué)伯克利分校在國際電子器件會議（IEDM）首次報道了FinFET技術(shù)，論證了實現(xiàn)20 nm以下節(jié)點硅基集成電路的可行性。2012年，美國英特爾發(fā)布了采用FinFET技術(shù)的22 nm節(jié)點芯片產(chǎn)品，此后中國臺灣積體電路制造股份有限公司（簡稱臺積電）、韓國三星公司等代工企業(yè)均將FinFET技術(shù)作為各自主流的先進工藝。FinFET器件結(jié)構(gòu)如圖2所示，其特征是將扁平的導(dǎo)電溝道沿垂直方向豎立起來，使得MOSFET由平面結(jié)構(gòu)轉(zhuǎn)變?yōu)榱Ⅲw結(jié)構(gòu)。該結(jié)構(gòu)主要有以下2個優(yōu)勢：①可以更靈活地調(diào)整溝道特征尺寸，包括溝道長度、寬度和高度，以便在提升電路集成度的情況下維持開啟電流，保證器件的驅(qū)動能力；②顯著增加器件柵電壓的控制面積，提高器件的柵控能力，從而減小器件的泄漏電流，更好地控制MOSFET關(guān)斷狀態(tài)，這是FinFET技術(shù)的核心作用。結(jié)合應(yīng)變硅和高κ柵介質(zhì)等工藝，F(xiàn)inFET技術(shù)已經(jīng)發(fā)展出Enhanced FinFET、SuperFin等先進結(jié)構(gòu)和制造工藝（圖3）。在臺積電、三星、英特爾等晶圓代工企業(yè)的共同推動下，F(xiàn)inFET技術(shù)已從22 nm節(jié)點發(fā)展到5 nm節(jié)點。臺積電日前宣布，未來3 nm節(jié)點芯片產(chǎn)品繼續(xù)使用FinFET技術(shù)。因此，F(xiàn)inFET技術(shù)仍是未來集成電路先進工藝的主流技術(shù)之一。

圖2　FinFET器件結(jié)構(gòu)

圖3　英特爾集成電路晶體管發(fā)展情況匯總

隨著FinFET技術(shù)的成熟度不斷提升，其生產(chǎn)成本將持續(xù)降低，先進工藝占集成電路市場的比例也將不斷提高。從技術(shù)更迭角度，先進工藝的持續(xù)性研發(fā)投入對中國集成電路企業(yè)保持市場競爭力起著至關(guān)重要的作用。值得一提的是，與成熟工藝相比，先進工藝具有高利潤率的優(yōu)勢。例如，以成熟工藝為主要營收項目的中芯國際，2020年營收額為274.7億元，凈利潤為43.32億元，利潤率為16%；與之對比的是以先進工藝為主要營收項目的臺積電，2020年營收額為3100億元，凈利潤為1200億元，利潤率為39%。由此可知，攻克先進工藝是中國集成電路產(chǎn)業(yè)通往技術(shù)高地和利潤高地的必由之路，晚攻克不如早攻克。目前，臺積電、三星、英特爾是最主要的先進工藝晶圓代工企業(yè)，都具備5 nm節(jié)點先進工藝的生產(chǎn)能力；中國大陸企業(yè)具備14 nm節(jié)點先進工藝的代工能力，但在10 nm及以下節(jié)點先進工藝的生產(chǎn)能力上，與國外及中國臺灣地區(qū)企業(yè)相比還有一定的技術(shù)差距。

2.3 先進工藝——三維集成技術(shù)發(fā)展現(xiàn)狀

自FinFET技術(shù)開始，集成電路在物理上的第三個維度成為研究人員重點開拓的領(lǐng)域，已發(fā)展出器件級三維集成、電路級三維集成、芯片級三維集成等方向。

2.3.1 器件級三維集成——環(huán)柵場效應(yīng)晶體管

FinFET技術(shù)已經(jīng)發(fā)展接近10年，推動集成電路進入5 nm先進工藝節(jié)點。然而該技術(shù)對維持MOSFET器件的正常工作卻越發(fā)“力不從心”，尤其是難以較好地控制泄漏電流。為了進一步提升柵電壓對溝道電流的控制能力，一個必然的趨勢是將MOSFET扁平的溝道“懸空”，再次提升柵電壓的控制面積（圖4（a）），并徹底切斷來自硅襯底區(qū)域的泄漏電流。這種結(jié)構(gòu)的MOSFET稱之為“納米片晶體管”。納米片晶體管延伸出的另一種結(jié)構(gòu)是“納米線晶體管”，該結(jié)構(gòu)將扁平的溝道制成圓柱形（圖4（b））。通常，納米片晶體管和納米線晶體管統(tǒng)稱為環(huán)柵場效應(yīng)晶體管（Gate-All-Around Field-Effect Transistor, GAAFET）。

圖4　納米片晶體管器件結(jié)構(gòu)（a）與納米線晶體管器件結(jié)構(gòu)（b）

MOSFET包含N型（NMOS）和P型（PMOS）晶體管2種類型，N型和P型晶體管構(gòu)成反向器單元，在此基礎(chǔ)上通過反相器和晶體管的復(fù)雜組合最終形成集成電路。GAAFET技術(shù)為集成電路布局提供了另一種方式：將N型和P型晶體管沿垂直方向堆疊，以器件級三維集成的方式形成反向器，或堆疊多層，形成更為復(fù)雜的結(jié)構(gòu)單元（圖5（a）），這樣既可以顯著提升電路集成度，又可以提升電路性能（圖5（b））。

圖5　英特爾三維堆疊互補金屬氧化物半導(dǎo)體（CMOS）反相器透射電子顯微鏡圖（a）與電學(xué)特性以及NMOS和PMOS晶體管電學(xué)性能（b）

三星和英特爾將GAAFET技術(shù)作為下一代芯片的技術(shù)選擇；臺積電宣布3 nm節(jié)點仍采用FinFET技術(shù)，但未來2 nm節(jié)點也將采用GAAFET技術(shù)。雖然臺積電、三星、英特爾都已完成GAAFET技術(shù)的前期論證，但是該技術(shù)最終能否實現(xiàn)量產(chǎn)化，還取決于芯片制造的技術(shù)難題能否被全部攻克，特別是芯片良率問題。目前，中國大陸GAAFET技術(shù)研究工作主要由高校及研究院所開展，集成電路企業(yè)量產(chǎn)技術(shù)積累相對較少。

2.3.2 電路級三維集成——晶圓級三維堆疊技術(shù)

近年來，研究人員也在充分開發(fā)利用集成電路的第三個維度，即電路級三維集成。電路級三維集成技術(shù)已應(yīng)用于實際產(chǎn)品，其中最具有代表性的是晶圓級三維堆疊技術(shù)。圖6（a）是長江存儲提出的Xtacking存儲技術(shù)。該技術(shù)分別在2個獨立的晶圓上完成存儲陣列電路和互補金屬氧化物半導(dǎo)體（Complementary Metal-Oxide-Semiconductor, CMOS）外圍電路的制造，然后通過垂直金屬互連通道將兩片晶圓鍵合（Bonding），實現(xiàn)存儲電路和外圍電路的晶圓級三維堆疊。當(dāng)存儲單元層數(shù)達到120層及以上時，外圍電路占整體面積的50%以上，所以Xtacking存儲技術(shù)在提升芯片存儲密度方面優(yōu)勢巨大。圖6（b）為日本索尼2021年報道的CMOS接觸式圖像傳感器（Contact Image Sensor, CIS）芯片，該芯片通過硅通孔（Through Silicon Via, TSV）技術(shù)和鍵合技術(shù)，將CIS傳感晶圓、存儲晶圓、邏輯晶圓沿垂直方向堆疊，在提升芯片密度和性能的同時，實現(xiàn)感存算一體化。晶圓級三維堆疊技術(shù)能有效突破摩爾定律在集成密度、互連密度、信號傳輸?shù)确矫娴钠款i，支撐集成電路性能、功能、能效的不斷演進。此外，晶圓級三維堆疊技術(shù)可實現(xiàn)芯片性能的跨越式提升，有望成為中國研制高端芯片的一個重要突破口。

圖6　長江存儲Xtacking技術(shù)示意圖（a）與索尼晶圓堆疊CIS芯片示意圖（b）

晶圓級三維堆疊涉及的核心工藝是硅通孔和鍵合工藝，這兩項工藝是晶圓封測企業(yè)的技術(shù)強項。封測環(huán)節(jié)是當(dāng)前中國在集成電路產(chǎn)業(yè)中實力最強的部分，全球十大封測廠家中中國大陸企業(yè)占據(jù)3家，分別是江蘇長電、富通微電、天水華天，因此中國在先進封裝和晶圓級三維堆疊技術(shù)領(lǐng)域有著很強的競爭力和研發(fā)實力。需要說明的是，晶圓代工企業(yè)也正在加速研發(fā)先進封裝技術(shù)，前道工藝與后道工藝界限已趨于模糊，“前道制造向后走、后道制造向前走”的趨勢越發(fā)明顯。近期臺積電、三星、英特爾分別推出了基于各自工藝特色的晶圓級三維堆疊技術(shù)方案，例如臺積電的系統(tǒng)整合芯片（System on Integrated Chips, SoIC）技術(shù)、三星的拓展的立方體（eXtended-Cube, X-Cube）技術(shù)、英特爾的Foveros技術(shù)。中芯國際的先進封裝收入占比也在逐年提升，晶圓級三維堆疊技術(shù)處于研發(fā)攻關(guān)階段；長江存儲具備晶圓級三維堆疊技術(shù)的代工能力。鑒于中國大陸先進封裝技術(shù)的雄厚基礎(chǔ)，加之人才梯隊不斷完善，相關(guān)從業(yè)人員不斷增多，中國晶圓級三維堆疊技術(shù)的發(fā)展與突破指日可待。

2.3.3 芯片級三維集成——芯粒技術(shù)

隨著集成電路先進工藝技術(shù)復(fù)雜度的不斷提升，芯片生產(chǎn)面臨嚴(yán)重的成本問題：一方面，芯片的制造成本越來越高；另一方面，芯片的設(shè)計成本也越來越高。為了解決該問題，研究人員引入了芯片級三維集成技術(shù)，提出模塊化的設(shè)計方法，其中最具發(fā)展前景的是芯粒技術(shù)。如圖7（a）所示，芯粒技術(shù)核心思想類似于組裝計算機，把功能模塊分解成多個高良率、低成本的小型芯片模塊（稱為芯粒），然后根據(jù)芯片功能的需求將芯粒靈活組合，并應(yīng)用到不同場景。芯粒技術(shù)的大規(guī)模應(yīng)用需要解決芯片接口標(biāo)準(zhǔn)化的問題。2022年3月，英特爾聯(lián)合AMD、ARM、高通、微軟、谷歌云、Meta、臺積電、日月光、三星行業(yè)巨頭成立通用芯粒高速互連（Universal Chiplet Interconnect Express, UCIe）聯(lián)盟，制定了UCIe技術(shù)標(biāo)準(zhǔn)，為推動芯粒技術(shù)產(chǎn)業(yè)化鋪平道路。日前，蘋果公司發(fā)布的M1 Ultra芯片通過Ultra Fusion封裝架構(gòu)將兩塊M1 Max芯片內(nèi)部互連，實現(xiàn)了極強的芯片性能，包括2.5 TB/s的片間帶寬（圖7（b）），這是芯粒技術(shù)提升芯片性能的范例。

圖7　芯粒技術(shù)示意圖（a）與蘋果M1 Ultra芯片（b）

芯粒技術(shù)的內(nèi)涵是通過基板將多顆芯粒進行互連，從而組成一個芯片系統(tǒng)，實現(xiàn)過程依賴于先進封裝技術(shù)。如前文所述，封測環(huán)節(jié)是中國大陸在集成電路產(chǎn)業(yè)中的強項，所以芯粒技術(shù)有望成為中國集成電路產(chǎn)業(yè)實現(xiàn)技術(shù)飛躍的引擎。然而，需要注意以下幾點：①中國集成電路企業(yè)應(yīng)盡快加入UCIe聯(lián)盟；②芯粒技術(shù)雖然屬于先進封裝技術(shù)，但并非由封裝企業(yè)主導(dǎo)，而是由芯片設(shè)計企業(yè)主導(dǎo)，由代工企業(yè)支持，最后由封裝企業(yè)完成芯片實現(xiàn)；③芯粒技術(shù)應(yīng)用在先進工藝上的效果更為顯著，但中國大陸企業(yè)先進工藝的晶圓代工能力仍需增強。

2.4 基礎(chǔ)性研究——新技術(shù)研發(fā)現(xiàn)狀

研發(fā)集成電路新概念、新原理、新設(shè)計方法，實現(xiàn)器件和電路層面的技術(shù)創(chuàng)新，是后摩爾時代集成電路的重要發(fā)展方向之一，中國學(xué)者在該領(lǐng)域取得了令人矚目的成果。

在新型晶體管方面，北京大學(xué)對隧穿場效應(yīng)晶體管（Tunneling Field-Effect Transistor, TFET）進行了持續(xù)性研究，提出了面向超低功耗電路應(yīng)用的肖特基-隧穿混合控制新機理器件，實現(xiàn)了具有超陡亞閾值擺幅（SS=29 mV/dec）的MOSFET器件，并與集成電路企業(yè)合作開展了隧穿場效應(yīng)晶體管技術(shù)的產(chǎn)業(yè)化研發(fā)。西安電子科技大學(xué)在第三代半導(dǎo)體氮化鎵外延生長、器件結(jié)構(gòu)以及制造工藝的理論與技術(shù)方面取得了系列突破，實現(xiàn)了從核心設(shè)備、材料到器件的創(chuàng)新，使中國氮化物第三代半導(dǎo)體電子器件研究步入國際前沿行列。

在新型存儲器方面，北京大學(xué)、清華大學(xué)、中國科學(xué)院微電子學(xué)研究所、北京航空航天大學(xué)、華中科技大學(xué)對以阻變式隨機存取存儲器（RRAM）為代表的新型存儲器和基于憶阻器的存算一體化技術(shù)進行了深入的研究，從工作機理、性能優(yōu)化、器件結(jié)構(gòu)、工藝集成、電路設(shè)計及架構(gòu)與算法等多層次實現(xiàn)創(chuàng)新突破，取得了系列研究成果，推動了新型存儲器的大規(guī)模制作和商業(yè)化應(yīng)用，部分成果已經(jīng)開始向集成電路制造企業(yè)轉(zhuǎn)移，對量產(chǎn)技術(shù)的研發(fā)也在進行中。

除以上研究成果之外，中國研究人員在鐵電及反鐵電晶體管、薄膜晶體管及顯示電路、柔性電子器件、人工智能芯片等研究方向取得了諸多重要的進展。從研究成果的數(shù)量和質(zhì)量上看，中國科研人員的研究能力、研究實力、研究潛力都是世界一流水平的。

2.5 基礎(chǔ)性研究——新技術(shù)融合現(xiàn)狀

集成電路技術(shù)涉及通信工程、計算機科學(xué)、信息工程、物理學(xué)、數(shù)學(xué)、化學(xué)、自動化、機械、電子學(xué)、材料學(xué)、集成電路設(shè)計制造等多個學(xué)科，是一門高技術(shù)密集型交叉學(xué)科。因此，將其他學(xué)科的寶貴經(jīng)驗、科研成果、先進技術(shù)引入到集成電路學(xué)科，會對集成電路技術(shù)的發(fā)展起到帶動作用。

北京大學(xué)在碳基電子學(xué)領(lǐng)域的發(fā)展形成了碳基CMOS集成電路無摻雜制備新技術(shù)，解決了長期困擾碳基半導(dǎo)體材料制備的問題，研制出性能優(yōu)良、柵長為5 nm的碳基晶體管。復(fù)旦大學(xué)在二維材料集成電路新型器件領(lǐng)域取得了豐碩的研究成果，在制約集成電路能效的存儲墻問題和高能效存儲計算等方面開展了深入的研究工作。北京航空航天大學(xué)長期從事自旋電子學(xué)、新型信息器件、非易失存儲器等領(lǐng)域的研究。復(fù)旦大學(xué)長期從事集成電路設(shè)計和設(shè)計自動化方向的研究工作，開發(fā)了基于人工智能技術(shù)的模擬集成電路自動化設(shè)計工具，實現(xiàn)了電路設(shè)計從“人工密集型”到“機器密集型”的跨越。浙江大學(xué)圍繞二維材料、光電器件、類腦人工智能器件與芯片等前沿交叉方向開展了長期的研究工作。此外，中國研究人員在硅光器件及集成、有機電子器件及電路、生物傳感、醫(yī)信交叉等前瞻性研究方向也取得了諸多重要進展。

未來發(fā)展建議

（1）擴大成熟工藝市場占有率。未來五年，成熟工藝占集成電路市場份額仍將不低于50%，廣闊的市場空間有待中國企業(yè)進一步開拓，這為中國集成電路產(chǎn)業(yè)發(fā)展提供了重要平臺，為中國晶圓代工企業(yè)擴大規(guī)模提供了重要機會，為中國制造業(yè)轉(zhuǎn)型升級提供了重要契機。在此背景下，可給予集成電路企業(yè)更大的政策支持，鼓勵提升產(chǎn)品核心競爭力，擴大成熟工藝市場占有率；同時大力扶持新企業(yè)進入成熟工藝市場，穩(wěn)固并提升中國在成熟工藝市場的地位和話語權(quán)；此外，注重集成電路人才的培養(yǎng)，為企業(yè)發(fā)展儲備人才力量。

（2）推動先進工藝持續(xù)性研發(fā)。掌握先進工藝不僅能提升中國晶圓代工企業(yè)的競爭力，更能推動中國集成電路產(chǎn)業(yè)占據(jù)技術(shù)高地和利潤高地。因此，要調(diào)動企業(yè)研發(fā)先進工藝的積極性，大力推動10 nm及以下技術(shù)節(jié)點集成電路的發(fā)展，給予政策、資金、人力支持，為先進工藝的研發(fā)生產(chǎn)提供更多便利條件。要鼓勵企業(yè)與高校、科研院所進行深度合作，研發(fā)先進工藝，勇于嘗試、敢于試錯，讓科研工作者有機會在先進產(chǎn)線驗證新的科技理論。

（3）推進三維集成技術(shù)發(fā)展成熟。三維集成技術(shù)是先進工藝的延伸和拓展。在器件級三維集成方面，GAAFET技術(shù)對先進設(shè)備有極高要求，國內(nèi)設(shè)備企業(yè)開展集成電路先進設(shè)備的研發(fā)勢在必行。應(yīng)鼓勵相關(guān)企業(yè)進行科研攻關(guān)，大力引進有先進設(shè)備設(shè)計和生產(chǎn)經(jīng)驗的國外人才、挖掘有潛力的國內(nèi)人才，使集成電路制造企業(yè)和設(shè)備制造企業(yè)緊密結(jié)合、齊頭并進、共同發(fā)展。在電路級三維集成方面，“前道制造向后走、后道制造向前走”的趨勢非常明顯，前道工藝與后道工藝的界限趨于模糊。應(yīng)引導(dǎo)中國大陸集成電路設(shè)計企業(yè)、制造企業(yè)、封測企業(yè)相互支持、協(xié)同合作，通過技術(shù)整合解決晶圓級三維堆疊技術(shù)及相關(guān)互連技術(shù)、電路的系統(tǒng)性集成設(shè)計等難題。在芯片級三維集成方面，需首先突破先進工藝技術(shù)難題，讓企業(yè)“有米下炊”、有芯粒可用；芯粒技術(shù)涉及芯片設(shè)計、制造、封裝、電子設(shè)計自動化（Electronic Design Automation, EDA）等多方面技術(shù)，所以要加強集成電路產(chǎn)業(yè)聯(lián)動性；此外，鼓勵企業(yè)和高校互動交流，加強跨界人才的培養(yǎng)，為芯粒技術(shù)培養(yǎng)更多新生力量。

（4）鼓勵研發(fā)集成電路新概念、新原理、新設(shè)計方法。集成電路里程碑式的技術(shù)突破一般是由高校、科研院所完成理論和實驗論證，并由企業(yè)實現(xiàn)產(chǎn)業(yè)化。而基于新概念、新原理、新設(shè)計方法的創(chuàng)新性工作，本身根植于集成電路現(xiàn)有體系，部分研究成果在短期內(nèi)有望服務(wù)于產(chǎn)業(yè)化。所以，應(yīng)重視基礎(chǔ)性研究，進一步強化國家科技重大專項、國家自然科學(xué)基金、省部級基金等項目對集成電路學(xué)科的支持力度，增大科研項目覆蓋面，多渠道大力支持集成電路技術(shù)的發(fā)展。

（5）積極引入其他學(xué)科的先進技術(shù)。該部分研究成果正處于前期研究階段甚至是概念探索階段，距離實際產(chǎn)業(yè)化還有一定距離，但是其中部分成果極有希望推動中國集成電路技術(shù)跨越式進步。所以，應(yīng)給予這部分研究工作以支持，在重點專項、基金等方面予以適當(dāng)傾斜，加強產(chǎn)學(xué)研緊密結(jié)合，引導(dǎo)研究工作服務(wù)于集成電路產(chǎn)業(yè)。

結(jié)束語

集成電路技術(shù)依舊在向前快速推進，隨著智慧城市、智慧醫(yī)療、物聯(lián)網(wǎng)等新興技術(shù)的興起，集成電路技術(shù)將獲得更加廣闊的應(yīng)用空間，這也為中國發(fā)展成為集成電路強國提供了寶貴的機會。在成熟工藝方面，中國晶圓代工企業(yè)有著良好的技術(shù)積累，整體發(fā)展趨勢向好，占成熟工藝的市場份額逐年提高，這為成熟工藝反哺先進工藝提供了條件。在先進工藝方面，尤其是10 nm及以下技術(shù)節(jié)點，中國晶圓代工企業(yè)面臨著一定的困難，但是我們應(yīng)以積極的心態(tài)看待這些困難：首先，成熟工藝占據(jù)集成電路市場份額的半壁江山；其次，集成電路先進工藝節(jié)點的演進趨勢放緩；此外，可以通過三維集成、芯粒技術(shù)、架構(gòu)設(shè)計等方式對集成電路性能進行彌補。在基礎(chǔ)性研究方面，中國政策支持力度大，人才積累雄厚，科研人員的研究能力、研究實力、研究潛力均處于世界前列。因此，后摩爾時代必將見證中國集成電路產(chǎn)業(yè)的發(fā)展騰飛！

登錄后免費查看全文

立即登錄