SPICE
關注創建者：龐春光 創建時間：2015-08-04
SPICE的視頻教程
Ansys Twin Builder數字孿生解決方案與2020 R1新功能
Twin Builder具備Modelica、VHDL-AMS、SPICE、C/C++等多種建模語言與基于語言的模型庫用于建模、集成和仿真。以Ansys Twin Builder為基礎平臺，結合Ansys多物理仿真產品，幫助用戶針對自身產品進行數字孿生建設全周期內，進行建模、驗證與部署工作。
免費 1小時35分鐘 933播放
查看
SPICE的實例教程
在成熟技術中，設計人員可對虛擬器件尺寸進行擴展以優化新開發的SPICE模型。
引言
聲學系統比如揚聲器，麥克風等，經常會抽象成集中參數，然后用電路分析軟件SPICE，Microcap等軟件進行等效電路仿真分析。
這些聲學系統最常見的是圓形活塞模型。在數學上，帶障板圓形活塞的輻射阻抗是有確定的表達式的。但很多電路分析軟件并不支持Bessel函數等高階表達式。
因此，Scott Porter和Stephen Thompson在2009年AES 127th會議上發表了一篇論文《A Preliminary SPICE Model to Calculate the Radiation Impedance of a Baffled Circular Piston》，提出一種計算圓形活塞輻射的SPICE子電路，使得所有頻率的輻射阻抗都達到良好的近似。
借這個模型也來談談還是比較復雜的聲輻射阻抗。
數學模型
聲輻射阻抗相當于流體對聲源活塞表面的加載
其中實部
虛部
k是波數，a是活塞半徑，A是活塞面的面積，ρ0和c0是流體的密度和聲速。
實部和虛部隨ka的變化可以采用matlab，mathematica等數學軟件進行繪制。
近似表達式以及對應的SPICE模型
一般來說，我們是在遠場進行測量，即ka>>1。
在2ka>>1時，可以得到近似的表達式：
精確解和上述近似解的差異繪制如下：
在ka比較小時，對表達式進行級數展開
結合以上兩個近似表達式，可以在SPICE中構建出輻射阻抗電路
近似表達式和精確模型的對比
由以上SPICE中構建出電路得到的輻射阻抗實部和虛部：
相對誤差：
絕對誤差：
這種誤差程度在工程應用上是完全可接受的。
展開 SPICE 一般是在第一個時間點和之后的每個斷點時使用此方法處理，發生在波形的轉折點處，如脈沖的起始處。默認設置下，SPICE 通常采用另一種方法：梯形法則，也是剛性穩定的，同時具有更高的精度。
TRAPEZOIDAL RULE
i0 ≈ C(v1-v0)/Δt
i1 ≈ C(v1-v0)/Δt
等式里 t0 和 t1 時刻的電流是用 t0 和 t1 時刻的電壓來近似計算的，如果用 t0 和 t1 時刻的電流平均值來計算表達式 C（v1-v0）/Δt 會得到一個更為精確的值：
(i0+i1)/2=C(v1-v0)/Δt
i1=2Cv1/Δt-2Cv0/Δt-i0
因此：
req=Δt/2C
ieq=-2Cv0/Δt-i0
這就是梯形法則或梯形積分法，SPICE 大部分情況下都是采用此方法。
結果對比
下圖是分別采用這兩種方法得到的結果對比，另一條是理論計算結果，時間步長設為固定的 500ns。由此可以看出梯形法則比后向歐拉法更為精確。
展開 圖 8 補償網絡測試電路
圖 9 AOL、1/β 和 Zc
圖 10 補償后的右腿驅動
圖 11 不同 Cc 值的 AOL 和 1/β
圖 12 圖 10 的環路增益和相位
總之，SPICE 是一種有效的工具，可幫助快速分析和優化 RLD 前端電路的性能和穩定性。請記住，模型的好壞決定了模擬的質量，因此對一些重要規格建模就十分重要，例如：噪聲、AOL、開環 Zout 以及 CMRR 與頻率關系等。另外，這項工作應在開始分析和設計以前就完成。
在進行AC阻抗分析、去耦電容方案優化、同步開關噪聲（SSN）分析等電源完整性仿真或兼顧電源影響的信號完整性仿真中，需要設置各種電容型號的模型，模型種類一般包括只有一個容值的理想電容模型、包含RLC寄生參數值的一階SPICE模型、更復雜的多階SPICE模型以及寬帶S參數模型，模型的精確性依次升高。在進行仿真前，需要盡可能地找到與仿真電源、電路相關的所有電容型號模型，才能得到一個更具參考價值的仿真結果。
理想電容模型是最容易定義的一種模型，只要知道設計容值即可，但該種模型并不能準確描述電容的寬帶行為，表現不出諧振特性，仿真結果不具備很好的參考價值；一階SPICE模型常常在找不到多階SPICE模型和S參數模型時使用，很多公司有各種不同容值不同封裝大小電容的RLC參數表，可以根據查表估算模擬；多階SPICE和S參數模型往往是電容廠商提供，可以到他們的官網搜索對應型號下載。一些公司也會制作電容測量系統自己得到S參數模型，這種方式雖然成本很高，但像一些國產電容一般原廠拿不到模型用，只能自己測或者使用簡單RLC模型模擬，另外自己測量得到的電容模型更加接近真實使用環境，比如包括安裝效應。
總結一下，使用電容原廠提供的S參數或SPICE模型，是既方便快捷又保證精確性的方法；如果沒有，可以使用一階RLC模型代替，犧牲一定的精確性，但結果也具有參考價值；還可以制作測試板等測量系統自己測電容的S參數，花些成本與時間來保證最高精度。
除了選擇電容模型，另一件困擾工程師的事就是在拿到模型后，如何很好地在仿真軟件中應用和管理，下面以Sigrity? PowerSI?為例來說明針對上述電容模型，如何實現創建、導入、應用、管理等操作。Sigrity的其它PI軟件和模型抽取軟件如Sigrity? OptimizePI?、Clarity? 3D Solver，使用方法上基本一致。
展開 
SPICE的最新內容
支持DDR3/4/5、LPDDR4(X)、LPDDR5(X)協議；
根據協議自動識別出PCB設計中的DDR協議通道；
支持BGA和Wire-Bond的芯片封裝設計；
提供用戶友好Web-Based的自動化仿真設置頁面；
基于Ansys HFSS/SIwave自動提取通道的S參數;
自動搭建Read、Write的Spice仿真鏈路，支持Nexxim 和 HSPICE求解器
Ansys Lumerical photonic Verilog-A: 由于該平臺通過SPICE求解器對整個電路進行求解，因此對于希望建模electro-photonic電路且對SPICE求解器比對INTERCONNECT求解器更熟悉的IC設計人員而言，這是一個理想的選擇。該平臺同樣非常適合需要與其他供應商提供的Verilog-A緊湊模型相結合的electro-photonic電路設計。
內容簡介：本方案圍繞功率模塊設計平臺，構建了電熱耦合穩態場模擬與自動化流程，形成基于回路的電熱耦合開發路徑，并將熱模型通過 ROM 轉寫為一維 Spice 模型，實現快速聯算與批量分析。該平臺可對復雜電學與熱學行為進行半定量、較高精度預測，為功率模塊設計優化提供支撐。
onsemi和Ansys合作，于業內率先建立了完整且自動化的功率模塊仿真平臺，其中包括：
通過Ansys SpaceClaim 3D計算機輔助設計（CAD）建模軟件生成3D實體模型
使用Ansys Icepak電子散熱仿真軟件進行熱阻抗仿真
由Ansys Q3D Extractor寄生參數提取電磁仿真軟件提供支持的寄生RLC（電阻、電感和電容）參數提取
生成降階SPICE
它能支持開關器件高階非線性行為模型，還有開關器件SPICE模型，運行速度快，建模能力也很牛。像那種要算很長時間的復雜模擬任務，用它就特別合適。我之前做電力電子變換器仿真項目的時候，PSIM運算效率高，幫了大忙。
Matlab/Simulink：
Simulink是基于MATLAB平臺的多域模擬和模型設計軟件。
3D 模型使用CST 微波工作室（CST MWS） 和組件（通常采用 SPICE 格式）與電路原理圖 CST Design Studio 內的 3D 模型連接。這種方法提供了準確的系統響應，但無法使用 SPICE 正確建模場分布。特別是，模擬只能使用 3D 電感器模型建模的電感器的磁場分布。
此外，當 DCDC 轉換器的輸出電流增加時，電感處的電流也會增加。
（2）Ansys解決方案
針對數字芯片電路進行功耗分析以及功耗的優化，幫助用戶在設計前期預測功耗問題，降低成本，減少設計周期；
對芯片的layout版圖進行整體的仿真驗證，得到整個芯片的功耗和電源噪聲結果；
Ansys優勢在于大capacity，能夠計算傳統spice仿真解決不了的全芯片級仿真問題。
maxwell的對比
二、常用幾何操作演示
三、求解器功能詳細介紹
3.1、CG求解器
3.2、ACRL求解器
3.3、DCRL求解器
3.4、Transition region的機理介紹
四、電容矩陣簡化
4.1、矩陣簡化Float at Infinity、Ground Net、Float Net介紹
4.2、Join in Parallel；maxwell與spice
支持基于模型或電路元件的各種類型，可進行時域非線性電路和頻域路仿真，支持三維電磁場和電路的場路協同仿真，支持參數化SPICE、TOUCHSTONE、IBIS模型導入。
CST印制電路板工作室
用于對印制電路板的信號完整性（SI）、電源完整性（PI）以及電磁兼容性（EMC）分析。
該圖可在東芝開關模式電源庫中找到，其描繪了有源鉗位 DC/DC 的 SPICE 模型
通過單獨評估電路，該模型可自動從SPICE模型中生成VHDL-AMS模型。利用VHDL-AMS模型，工程師和設計人員可以將驗證范圍限制在熱和EMI噪聲等基本參數，從而簡化驗證流程。
