芯片異構(gòu)
關(guān)注創(chuàng)建者：匿名 創(chuàng)建時間：2022-04-08
芯片異構(gòu)的實例教程
開放的小芯片生態(tài)系統(tǒng)對未來至關(guān)重要。
在摩爾定律驅(qū)使下，芯片發(fā)展的目標永遠是高性能、低成本和高集成。隨著單芯片可集成的晶體管數(shù)量越來越多，工藝節(jié)點越來越小，隧穿效應(yīng)逐漸明顯，漏電問題越發(fā)凸顯，導致頻率提升接近瓶頸，為進一步提升系統(tǒng)性能，芯片由單核向多核系統(tǒng)發(fā)展。
在后摩爾時代，先進工藝的研發(fā)成本過高，而市場需求變化又太快，導致應(yīng)用碎片化嚴重，很難確保一顆大而全的芯片可以成功覆蓋所有需求，而過高的研發(fā)成本和因Die面積過大造成的良率下降也導致芯片成本大幅飆升。為延續(xù)摩爾定律，采用多芯片異構(gòu)集成的方式取代單一大芯片，以確保在可接受的成本下進一步提升集成度和性能，因此芯片系統(tǒng)也逐漸演進到眾核異構(gòu)系統(tǒng)。
什么是芯片互聯(lián)技術(shù)
進入到眾核時代，各大廠商不約而同的采用了多Die擴展的技術(shù)路線。
展開 隨著系統(tǒng)復雜度和性能需求的提升，傳統(tǒng)單芯片設(shè)計已無法滿足高帶寬、低功耗要求。Multi-Die設(shè)計成為行業(yè)趨勢，推動先進封裝技術(shù)快速發(fā)展。在新思科技芯課程系列中，1月30日「加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計實現(xiàn)」主題即將上線。
本課程深入解析Multi-Die的核心方法，包括架構(gòu)探索、封裝選擇、互連規(guī)劃及多物理場分析。依托新思科技Multi-die解決方案，實現(xiàn)從可行性分析到簽核的統(tǒng)一流程，涵蓋3D堆疊、自動化 TSV 與微凸點規(guī)劃、互連路由及熱、功率、信號完整性驗證，助力打造高性能、低功耗的下一代系統(tǒng)。
時間：1 月30日（星期五），14:00–15:00
地點：線上直播
講師簡介：
樊恩辰 | 新思科技資深應(yīng)用工程師
畢業(yè)于南京大學，擁有10年行業(yè)經(jīng)驗，深耕芯片設(shè)計技術(shù)支持，在Multi-die架構(gòu)探索與實現(xiàn)方面具備豐富實踐。
參與方式：微信掃碼免費報名
展開 <p class="ql-align-justify"><strong>1月30日，</strong>新思科技芯課程4.0<strong>「加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計實現(xiàn)」</strong>正式開講！本次芯課程將聚焦多芯片設(shè)計核心方法，依托新思科技 Multi-die 解決方案，詳解從架構(gòu)探索到簽核的全流程技術(shù)，助力打造高性能低功耗下一代系統(tǒng)。</p><p class="ql-align-justify"><strong>時間</strong>：1 月 30 日（星期五），14:00-15:00</p><p class="ql-align-justify"><strong>地點</strong>：線上直播</p><p><strong>講師簡介：</strong></p><p><strong style="color: rgb(25, 25, 25);">樊恩辰| 新思科技資深應(yīng)用工程師</strong></p><p>畢業(yè)于南京大學，擁有10年行業(yè)經(jīng)驗，深耕芯片設(shè)計技術(shù)支持，在Multi-die架構(gòu)探索與實現(xiàn)方面具備豐富實踐。
展開 多年來，芯片制造商已經(jīng)采取了很多措施來跟上摩爾定律的步伐，包括增加更多內(nèi)核、在內(nèi)核中驅(qū)動線程，以及利用加速器。但是Peng說，使系統(tǒng)更快更好不僅要通過處理器技術(shù)實現(xiàn)，而且要通過架構(gòu)實現(xiàn)。架構(gòu)有其自身的挑戰(zhàn)，特別是功率和密度，而這也限制了性能。
Peng說：“在過去的40年里，計算主要集中在CPU和微處理器上。從2000年開始，摩爾定律開始失效。從2010年開始，事情開始向異構(gòu)系統(tǒng)發(fā)展，計算被劃分為通用處理器和固定的硬件加速器。它可能是GPU或MPU，當然還有ASIC的復興，特別是在機器學習方面?！?機器學習和其他新工作任務(wù)，以及聯(lián)網(wǎng)智能設(shè)備的激增（數(shù)以百億計，正在向數(shù)千億計激增）正在推動對芯片技術(shù)的新一輪投資，以及對可配置和可修改的硬件平臺的需求。異構(gòu)架構(gòu)設(shè)計將是推動性能向前發(fā)展的關(guān)鍵。Peng表示：“對于機器學習和所有連網(wǎng)的設(shè)備和系統(tǒng)，你無法讓它們固定不變，因為你無法預測在部署時需要滿足的所有需求，而且你不想通過改變物理器件來完成設(shè)備的功能。這種不僅能夠在軟件層面進行更改，而且能夠在硬件層面遠程更改大型智能設(shè)備的概念正在變得越來越強大，為了實現(xiàn)未來的構(gòu)想，這是絕對需要的?！?在Hot Chips會議上，Peng和Xilinx的其他人員在演講中談到了公司即將推出的產(chǎn)品，包括即將推出的自適應(yīng)計算加速平臺（ACAP）和7nm“Everest”SoC。Xilinx在3月份首次討論了ACAP，雖然在Hot Chips會議上沒有進行深入探討（很可能會在10月份的Xilinx開發(fā)者論壇上進行），但Peng確實花了一些時間論述。Xilinx表示，ACAP將為公司目前16nm FPGA的機器學習推理帶來20X的性能，為5G網(wǎng)絡(luò)帶來4X的性能。Everest SoC將于今年晚些時候在臺積電7nm工藝試產(chǎn)。
展開 從（國內(nèi)）芯片公司的角度，不想&也不愿去考慮用戶可能需要面對多個異構(gòu)機器編寫應(yīng)用程序。但這是市場需要的，這種革命性的想法，只會來自于第三方。????????
我知道Codeplay 今年被intel全資收購了。但國內(nèi)有這樣的公司生存的土壤嗎？像澎峰科技、一流科技這樣的從事基礎(chǔ)軟件研發(fā)的公司，是近年中國少有的火苗，如果他們都不能生存，中國的計算產(chǎn)業(yè)有能有什么希望？也希望投資者別去扭曲這種小而美的軟件企業(yè)，去幫助他們，大家一起獲得成功。
?
芯片異構(gòu)的相關(guān)專題、標簽、搜索
芯片異構(gòu)的最新內(nèi)容
借助3D-IC技術(shù)，邏輯芯片、存儲器、傳感器、微機電系統(tǒng)（MEMS）等不同工藝、不同功能的芯片可以被“異構(gòu)集成”在一個緊湊的封裝內(nèi)，實現(xiàn)更高的性能、更低的功耗和更小的物理尺寸。
為什么3D-IC是更好的選擇？
長期以來，片上系統(tǒng)（SoC）一直是IC設(shè)計師的理想方案，因為它能將所有功能集成于單一芯片，帶來高性能和豐富的功能。
但異構(gòu)芯片集成與復雜互連架構(gòu)，催生了電源完整性（PI）、信號完整性（SI）、熱學、力學應(yīng)力等多物理場的強耦合效應(yīng)，傳統(tǒng)單物理域仿真方法已難以滿足多芯片系統(tǒng)驗證的精度與效率要求。隨著新思科技完成對Ansys的整合，其提供的多物理場芯片-封裝-系統(tǒng)（CPS）仿真技術(shù)，可實現(xiàn)Multi-Die設(shè)計的跨域協(xié)同分析，完成電，熱，結(jié)構(gòu)的聯(lián)合仿真。
但異構(gòu)芯片集成與復雜互連架構(gòu)，催生了電源完整性（PI）、信號完整性（SI）、熱學、力學應(yīng)力等多物理場的強耦合效應(yīng)，傳統(tǒng)單物理域仿真方法已難以滿足多芯片系統(tǒng)驗證的精度與效率要求。隨著新思科技完成對Ansys的整合，其提供的多物理場芯片-封裝-系統(tǒng)（CPS）仿真技術(shù)，可實現(xiàn)Multi-Die設(shè)計的跨域協(xié)同分析，完成電，熱，結(jié)構(gòu)的聯(lián)合仿真。
在新思科技芯課程系列中，1月30日「加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計實現(xiàn)」主題即將上線。
本課程深入解析Multi-Die的核心方法，包括架構(gòu)探索、封裝選擇、互連規(guī)劃及多物理場分析。依托新思科技Multi-die解決方案，實現(xiàn)從可行性分析到簽核的統(tǒng)一流程，涵蓋3D堆疊、自動化 TSV 與微凸點規(guī)劃、互連路由及熱、功率、信號完整性驗證，助力打造高性能、低功耗的下一代系統(tǒng)。
<p class="ql-align-justify"><strong>1月30日，</strong>新思科技芯課程4.0<strong>「加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計實現(xiàn)」</strong>正式開講！本次芯課程將聚焦多芯片設(shè)計核心方法，依托新思科技 Multi-die 解決方案，詳解從架構(gòu)探索到簽核的全流程技術(shù)，助力打造高性能低功耗下一代系統(tǒng)。
</strong></li><li>1/23 UCle加速高性能Multi-Die設(shè)計</li><li>1/30 加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計實現(xiàn)</li><li>2/6 業(yè)界領(lǐng)先的新思科技Multi-Die簽核解決方案</li><li>2/27 Multi-Die設(shè)計中的芯片-封裝-系統(tǒng)協(xié)同多物理場分析</li></ol><p><br></p><p><br></p><p class="ql-align-center
1/23 UCle加速高性能Multi-Die設(shè)計
1/30 加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計實現(xiàn)
2/6 業(yè)界領(lǐng)先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設(shè)計中的芯片-封裝-系統(tǒng)協(xié)同多物理場分析
歡迎掃碼進入課程報名入口，鎖定2026全年課程席位！
兩種措施都能夠有效解決異構(gòu)眾核芯片訪存受限情況下，非結(jié)構(gòu)網(wǎng)格計算數(shù)據(jù)分散的問題，有效提高緩存命中率，最終提升程序效率。
例如，“神威·太湖之光”超級計算機就是采用純國產(chǎn)異構(gòu)眾核芯片研制的千萬核心計算系統(tǒng)。但是近年來，高性能處理器的浮點性能保持近似對數(shù)增長的同時，內(nèi)存帶寬卻呈現(xiàn)出極為緩慢的增長態(tài)勢。以太湖之光sw26010芯片為例，目前的浮點性能-內(nèi)存帶寬比，已高達20浮點操作/字節(jié)。
在 2.5D 集成芯片（2.5DIC）中，硅中介層（Silicon Interposer）作為異構(gòu)芯片（如邏輯芯片、存儲芯片、加速器等）的 “互連樞紐”，其電源完整性（Power Integrity, PI） 和可靠性（Reliability） 是決定系統(tǒng)性能、穩(wěn)定性和壽命的核心因素。
