DC/DC電源設計
關注創建者：匿名 創建時間：2026-01-05
DC/DC電源設計的實例教程
TOP224P構成的12V、20W開關直流穩壓電源電路
本電源主要技術指標如下：
交流輸人電壓范圍u=85~265V;
輸入電網頻率fLl=47~440Hz;
輸出電壓(Io=1.67A)Uo=12V;
最大輸出電流IOM=1.67A;
連續輸出功率Po=20W(TA=25℃，或15W(TA=50℃);
電壓調整率η=78%;
輸出紋波電壓的最大值±60mV;
工作溫度范圍TA=0~50℃。
DC-DC電源
1
3V轉+5V、+12V的電路
由電池供電的便攜式電子產品一般都采用低電源電壓，這樣可減少電池數量，達到減小產品尺寸及重量的目的，故一般常用3~5V作為工作電壓，為保證電路工作的穩定性及精度，要求采用穩壓電源供電。
若電路采用5V工作電壓，但另需一個較高的工作電壓，這往往使設計者為難。本文介紹一種采用兩塊升壓模塊組成的電路可解決這一難題，并且只要兩節電池供電。
該電路的特點是外圍元件少、尺寸小、重量輕、輸出+5V、+12V都是穩定的，滿足便攜式電子產品的要求。+5V電源可輸出60mA，+12V電源最大輸出電流為5mA。
3V轉+5V、+12V的電路
該電路如上圖所示。它由AH805升壓模塊及FP106升壓模塊組成。AH805是一種輸入1.2~3V，輸出5V的升壓模塊，在3V供電時可輸出 100mA電流。
展開 實例
如下給出一個典型DC-DC BUCK電路的layout，SPEC中給出如下幾點：
輸入電容，高邊MOS管，和續流二極管形成的開關回路盡可能小和短；
輸入電容盡可能靠近Vin Pin腳；
確保所有反饋連接短而直接，反饋電阻和補償元件盡可能靠近芯片；
SW遠離敏感信號，如FB；
將VIN、SW，特別是GND分別連接到一個大的銅區，以冷卻芯片，提高熱性能和長期可靠性；
DC-DC BUCK典型電路
layout指導
4. 小結一下
DC-DC電路的layout至關重要，直接影響到DC-DC的工作穩定性和性能，一般DC-DC芯片的SPEC都會給出layout指導，可參考進行設計。
展開 實例
如下給出一個典型DC-DC BUCK電路的layout，SPEC中給出如下幾點：
輸入電容，高邊MOS管，和續流二極管形成的開關回路盡可能小和短；
輸入電容盡可能靠近Vin Pin腳；
確保所有反饋連接短而直接，反饋電阻和補償元件盡可能靠近芯片；
SW遠離敏感信號，如FB；
將VIN、SW，特別是GND分別連接到一個大的銅區，以冷卻芯片，提高熱性能和長期可靠性；
DC-DC BUCK典型電路
layout指導
4. 小結一下
DC-DC電路的layout至關重要，直接影響到DC-DC的工作穩定性和性能，一般DC-DC芯片的SPEC都會給出layout指導，可參考進行設計。
展開 實例
如下給出一個典型DC-DC BUCK電路的layout，SPEC中給出如下幾點：
● 輸入電容，高邊MOS管，和續流二極管形成的開關回路盡可能小和短；
● 輸入電容盡可能靠近Vin Pin腳；
● 確保所有反饋連接短而直接，反饋電阻和補償元件盡可能靠近芯片；
● SW遠離敏感信號，如FB；
● 將VIN、SW，特別是GND分別連接到一個大的銅區，以冷卻芯片，提高熱性能和長期可靠性；
DC-DC BUCK典型電路
layout指導
4. 小結
DC-DC電路的layout至關重要，直接影響到DC-DC的工作穩定性和性能，一般DC-DC芯片的SPEC都會給出layout指導，可參考進行設計。
展開 在高速電路設計的領域里，電源完整性（Power Integrity, PI）已成為確保系統穩定運行的關鍵要素。隨著信號頻率的不斷攀升，電源網絡中的噪聲和阻抗不匹配問題日益凸顯，對設計工程師提出了前所未有的挑戰。在此背景下，一款高效、精準且易于使用的電源完整性分析工具顯得尤為重要。
一、電源完整性分析的重要性
在高速數字系統中，電源完整性直接關聯到信號的完整性、系統的穩定性和能效。電源網絡中的任何波動或噪聲都可能引起信號質量的惡化，導致數據傳輸錯誤、系統崩潰甚至硬件損壞。因此，在設計初期就進行詳盡的電源完整性分析，預測并解決潛在問題，是確保產品成功的關鍵步驟。
傳統上，電源完整性分析依賴于復雜的數學模型和耗時的仿真過程，這對設計工程師的專業技能和時間管理提出了極高要求。然而，隨著技術的進步和設計復雜度的增加，傳統的分析手段已難以滿足當前高速電路設計的需求。因此，市場迫切需要一款能夠簡化分析流程、提高分析精度并支持先進設計特性的電源完整性分析工具。
二、Wisim DC：國產EDA軟件的璀璨明珠
Wisim DC是一款高效、高性能的平臺級電源完整性EDA物理驗證仿真工具。可快速診斷IC封裝和系統級板圖內的設計缺陷和電源管理風險，通過定位板圖中的“熱點”，自動優化VRM感應線位置，使系統PDN達到最優設計。
基于三維全波電磁場有限元FEM理論，運用2D/3D自適應網格剖分技術和自動對齊約簡技術，搭配大規模稀疏矩陣求解器和先進的并行計算技術。使得Wisim DC可以仿真跨多個數量級的大尺度的多層版圖時表現出卓越的HPC仿真計算能力。
Wisim DC主界面
Wisim DC集成了最新的電源完整性分析技術和先進的設計理念，旨在為設計工程師提供一個高效、準確且易于上手的分析平臺。
展開 
DC/DC電源設計的相關專題、標簽、搜索
DC/DC電源設計的最新內容
在高速電路設計的領域里，電源完整性（Power Integrity, PI）已成為確保系統穩定運行的關鍵要素。隨著信號頻率的不斷攀升，電源網絡中的噪聲和阻抗不匹配問題日益凸顯，對設計工程師提出了前所未有的挑戰。在此背景下，一款高效、精準且易于使用的電源完整性分析工具顯得尤為重要。
一、電源完整性分析的重要性
在高速數字系統中，電源完整性直接關聯到信號的完整性、系統的穩定性和能效
往期好文
用一篇文章，證明你是高手
英飛凌無感FOC源碼
別用代碼逼死你的隊友
MPS軟件幫您搞定DC-DC電源設計！
DC-DC的電路比LDO會復雜很多，噪聲也更大，布局和layout要求更高，layout的好壞直接影響DC-DC的性能，所以了解DC-DC的layout至關重要。
1. Bad layout
DC-DC的電路比LDO會復雜很多，噪聲也更大，布局和layout要求更高，layout的好壞直接影響DC-DC的性能，所以了解DC-DC的layout至關重要。
1. Bad layout
EMI，DC-DC的SW管腳上面會有較高的dv/dt， 比較高的dv/dt會引起比較大的EMI干擾；
地線噪聲，地走線不好，會在地線上面會產生比較大的開關噪聲
DC-DC的電路比LDO會復雜很多，噪聲也更大，布局和layout要求更高，layout的好壞直接影響DC-DC的性能，所以了解DC-DC的layout至關重要。
1. Bad layout
EMI，DC-DC的SW管腳上面會有較高的dv/dt， 比較高的dv/dt會引起比較大的EMI干擾；
地線噪聲，地走線不好，會在地線上面會產生比較大的開關噪聲
各位高手：
探討一個問題：24V DC的電源能不能接到 24V AC的線圈上，會有什么后果？請各位不吝賜教！
回復：眾所周知，交流電在通過線圈時將產生感抗，感抗的計算公式為：XL= 2πfL （式中XL表示感抗，L表示電感，f表示頻率）
因為以上可以得出一個線圈在交流電壓下的總電阻為R總為：R總=R+2πfL 式中R為線圈本事銅阻。
設一個圈工作電流為I 工作電壓為U
穩壓電源
1
3~25V電壓可調穩壓電路
此穩壓電源可調范圍在3.5V~25V之間任意調節
*本文系網絡轉載，版權歸原作者所有，如有侵權請聯系刪除
