電子封裝工程的案例
2024電子封裝測試展|2024shanghai電子封裝測試展
為更好的推動(dòng)電子封裝測試業(yè)界交流互動(dòng)，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會(huì)（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會(huì)、高峰論壇和學(xué)術(shù)會(huì)議三大板塊，是電子封裝測試行業(yè)的年度盛會(huì)，也是電子封裝測試行業(yè)和相關(guān)產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺(tái)。
2024電子封裝測試展|2024上海電子封裝測試展|基板|元件
為更好的推動(dòng)電子封裝測試業(yè)界交流互動(dòng)，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會(huì)（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會(huì)、高峰論壇和學(xué)術(shù)會(huì)議三大板塊，是電子封裝測試行業(yè)的年度盛會(huì)，也是電子封裝測試行業(yè)和相關(guān)產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺(tái)。
2024電子封裝測試展|2024上海電子封裝測試展_技術(shù)_材料
為更好的推動(dòng)電子封裝測試業(yè)界交流互動(dòng)，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會(huì)（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會(huì)、高峰論壇和學(xué)術(shù)會(huì)議三大板塊，是電子封裝測試行業(yè)的年度盛會(huì)，也是電子封裝測試行業(yè)和相關(guān)產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺(tái)。
2024電子封裝測試展|2024上海電子封裝測試展_技術(shù)_材料_展
為更好的推動(dòng)電子封裝測試業(yè)界交流互動(dòng)，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會(huì)（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會(huì)、高峰論壇和學(xué)術(shù)會(huì)議三大板塊，是電子封裝測試行業(yè)的年度盛會(huì)，也是電子封裝測試行業(yè)和相關(guān)產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺(tái)。
微電子封裝技術(shù)(SMT)發(fā)展現(xiàn)有形式
當(dāng)前MCM已發(fā)展到疊裝的三維電子封裝(3D)，即在二維X、Y平面電子封裝(2D)MCM基礎(chǔ)上，向Z方向，即空間發(fā)展的高密度電子封裝技術(shù)，實(shí)現(xiàn)3D，不但使電子產(chǎn)品密度更高，也使其功能更多，傳輸速度更快，性能更好，可靠性更好，而電子系統(tǒng)相對成本卻更低。
對MCM發(fā)展影響最大的莫過于IC芯片。
因?yàn)镸CM高成品率要求各類IC芯片都是良好的芯片(KGD)，而裸芯片無論是生產(chǎn)廠家還是使用者都難以全面測試?yán)匣Y選，給組裝MCM帶來了不確定因素。
CSP的出現(xiàn)解決了KGD問題，CSP不但具有裸芯片的優(yōu)點(diǎn)，還可像普通芯片一樣進(jìn)行測試?yán)匣Y選，使MCM的成品率才有保證，大大促進(jìn)了MCM的發(fā)展和推廣應(yīng)用。
目前MCM已經(jīng)成功地用于大型通用計(jì)算機(jī)和超級巨型機(jī)中，今后將用于工作站、個(gè)人計(jì)算機(jī)、醫(yī)用電子設(shè)備和汽車電子設(shè)備等領(lǐng)域。
裸芯片技術(shù)主要形式
裸芯片技術(shù)有兩種主要形式：一種是COB技術(shù)，另一種是倒裝片技術(shù)(Flip chip)。
COB技術(shù)：
用COB技術(shù)封裝的裸芯片是芯片主體和I/O端子在晶體上方，在焊接時(shí)將此裸芯片用導(dǎo)電/導(dǎo)熱膠粘接在PCB上，凝固后，用Bonder機(jī)將金屬絲(Al或Au)在超聲、熱壓的作用下，分別連接在芯片的I/O端子焊區(qū)和PCB相對應(yīng)的焊盤上，測試合格后，再封上樹脂膠。
與其它封裝技術(shù)相比，COB技術(shù)有以下優(yōu)點(diǎn)：價(jià)格低廉；節(jié)約空間；工藝成熟。COB技術(shù)也存在不足，即需要另配焊接機(jī)及封裝機(jī)，有時(shí)速度跟不上；PCB貼片對環(huán)境要求更為嚴(yán)格；無法維修等。
展開 干貨 | 這些電子封裝材料，你了解么？
封裝測試是位于芯片生產(chǎn)的后段工序，起著將芯片與外電路連接的重要作用，同時(shí)為芯片的正常工作提供支撐、散熱和保護(hù)。電子封裝材料一般要具備與芯片相匹配的熱膨脹系數(shù)，同時(shí)具有很好的散熱性能。狹義的電子封裝材料指包裹芯片和引線框架的封裝外殼，也就是通常所說的塑料封裝、陶瓷封裝、金屬封裝。而廣義的電子封裝材料指除芯片以外，封裝體中剩下的所有部分，包括封裝外殼、基板、鍵合線、粘結(jié)材料、引線框架、封裝體底部焊點(diǎn)、散熱片。
圖1 芯片封裝體示意圖
今天筆者來對各種封裝材料進(jìn)行詳細(xì)的介紹：
1.封裝外殼
封裝外殼主要對芯片和引線框架起到密封和保護(hù)的作用，通常需要具有與芯片相匹配的熱膨脹系數(shù)，散熱性較好且與內(nèi)部器件的黏結(jié)性較好。常見的封裝外殼材料有塑料、金屬、陶瓷。塑料封裝外殼主要以環(huán)氧樹脂為主，但由于環(huán)氧樹脂熱膨脹系數(shù)較高且導(dǎo)熱性較差，常采用二氧化硅作為填充料，以降低其熱膨脹系數(shù)并改善熱導(dǎo)率。目前而言，塑料封裝依然是主要的封裝形式，但在導(dǎo)熱和可靠性要求較高的場合，會(huì)采用陶瓷封裝，在一些特殊領(lǐng)域也會(huì)采用金屬封裝。比如一些軍用模塊會(huì)使用陶瓷封裝，紅外探測器芯片會(huì)采用金屬封裝。
2.基板
基板主要對芯片起到固定、支撐、散熱以及連接下層電路板的作用，在很多封裝形式當(dāng)中可能不涉及基板，而是芯片直接貼裝在引線框架上。
展開 下午直播 | 關(guān)鍵性Icepak電子封裝散熱技術(shù)
Ansys Icepak軟件基于CFD理論可對各類電子產(chǎn)品進(jìn)行熱仿真。數(shù)十年來普遍應(yīng)用于各行業(yè)中，如航天航空、電子電力、醫(yī)療器械、汽車電子、手機(jī)終端、攜帶式計(jì)算器、變頻器、交流器、LED、IC芯片封裝等各類電子產(chǎn)品中。隨著Ansys全力投入開發(fā)軟件，今日Ansys Icepak已大幅強(qiáng)化各方面功能，并開發(fā)兼容于電子桌面軟件如HFSS/Q3D/Mechanical等直接耦合平臺(tái)，縮短用戶花費(fèi)在探索軟件的時(shí)間。
基于PERA SIM 的電子封裝翹曲仿真分析
摘要：本文基于國產(chǎn)自主仿真軟件PERA SIM Mechanical建立了某疊層封裝翹曲的仿真過程，從導(dǎo)入幾何模型開始，到劃分網(wǎng)格、賦予材料參數(shù)、施加邊界條件和加載載荷，以及設(shè)置分析參數(shù)、進(jìn)行分析得到仿真分析結(jié)果，實(shí)現(xiàn)了芯片翹曲全過程三維仿真。分析得到翹曲位移結(jié)果和應(yīng)力結(jié)果，對預(yù)測和分析電子封裝潛在可靠性問題，優(yōu)化芯片的結(jié)構(gòu)和布局并提高芯片的整體性能提供依據(jù)。
關(guān)鍵詞：芯片翹曲；電子封裝；仿真
點(diǎn)擊下方視頻，查看精彩案例演示
1.引言
電子產(chǎn)品中需要使用大量封裝器件,封裝中使用了各種不同的材料，如芯片、基板、塑封等，這些材料具有不同的熱膨脹系數(shù)（CTE，Coefficient of Thermal Expansion）。當(dāng)整個(gè)封裝經(jīng)歷溫度變化時(shí)，例如從封裝過程時(shí)的高溫降到室溫，由于各種材料的熱膨脹系數(shù)不同，伸縮不一致，進(jìn)而導(dǎo)致封裝產(chǎn)生翹曲。隨著電子產(chǎn)品集成度及電性能要求的進(jìn)一步提高，封裝技術(shù)向超薄化發(fā)展，當(dāng)封裝變薄后，剛性顯著降低，更容易變形，使得翹曲顯著加大。
封裝翹曲問題可能會(huì)導(dǎo)致電子產(chǎn)品性能下降、信號完整性問題或產(chǎn)生不良的互連。一方面，通過在設(shè)計(jì)階段進(jìn)行仿真，工程師只需要在計(jì)算機(jī)對不同封裝模型進(jìn)行建模模擬，不僅可以節(jié)省實(shí)驗(yàn)原料成本，還可以快速識(shí)別關(guān)鍵問題所在；另一方面，工程師可以結(jié)合DOE分析，通過考慮多組參數(shù)對翹曲的實(shí)際影響，優(yōu)化芯片的結(jié)構(gòu)和布局，獲取最佳設(shè)計(jì)。
展開 電子封裝用陶瓷基板材料及其制備工藝
由于技術(shù)成熟，工藝簡單，成本較低，TFC在對圖形精度要求不高的電子封裝中得到一定應(yīng)用。
直接鍵合銅陶瓷基板（DBC）
由陶瓷基片與銅箔在高溫下（1065℃）共晶燒結(jié)而成，最后根據(jù)布線要求，以刻蝕方式形成線路。由于銅箔具有良好的導(dǎo)電、導(dǎo)熱能力，而氧化鋁能有效控制 Cu-Al2O3-Cu復(fù)合體的膨脹，使DBC基板具有近似氧化鋁的熱膨脹系數(shù)。
DBC基板制備工藝流程
DBC具有導(dǎo)熱性好、絕緣性強(qiáng)、可靠性高等優(yōu)點(diǎn)，已廣泛應(yīng)用于IGBT、LD和CPV 封裝。DBC缺點(diǎn)在于，其利用了高溫下Cu與Al2O3間的共晶反應(yīng)，對設(shè)備和工藝控制要求較高，基板成本較高；由于Al2O3與Cu層間容易產(chǎn)生微氣孔，降低了產(chǎn)品抗熱沖擊性；由于銅箔在高溫下容易翹曲變形，因此DBC表面銅箔厚度一般大于100m；同時(shí)由于采用化學(xué)腐蝕工藝，DBC基板圖形的最小線寬一般大于100m。
直接鍍銅陶瓷基板（DPC）
其制作首先將陶瓷基片進(jìn)行前處理清洗，利用真空濺射方式在基片表面沉積Ti/Cu層作為種子層，接著以光刻、顯影、刻蝕工藝完成線路制作，最后再以電鍍/化學(xué)鍍方式增加線路厚度，待光刻膠去除后完成基板制作。
DPC基板制備工藝流程
DPC技術(shù)具有如下優(yōu)點(diǎn)：低溫工藝（300℃以下），完全避免了高溫對材料或線路結(jié)構(gòu)的不利影響，也降低了制造工藝成本；采用薄膜與光刻顯影技術(shù)，使基板上的金屬線路更加精細(xì)，因此DPC基板非常適合對準(zhǔn)精度要求較高的電子器件封裝。但DPC基板也存在一些不足：電鍍沉積銅層厚度有，且電鍍廢液污染大；金屬層與陶瓷間的結(jié)合強(qiáng)度較低，產(chǎn)品應(yīng)用時(shí)可靠性較低。
聲 明：文章內(nèi)容來源先進(jìn)陶瓷材料，僅作分享，不代表本號立場，如有侵權(quán)，請聯(lián)系小編刪除，謝謝
展開 電子封裝中的回流焊仿真分析
封裝結(jié)構(gòu)中不同材料之間存在熱膨脹系數(shù)差異，電子封裝在回流焊溫變過程中會(huì)產(chǎn)生翹曲變形。結(jié)構(gòu)的翹曲會(huì)影響封裝結(jié)構(gòu)的共面度，引發(fā)芯片斷裂、界面分層和焊點(diǎn)裝聯(lián)缺陷等質(zhì)量和可靠性問題。因而，掌握回流焊仿真分析技術(shù)，對提高產(chǎn)品封裝質(zhì)量、優(yōu)化電子封裝中回流焊的溫度設(shè)置具有相當(dāng)重要的意義。
回流焊仿真技術(shù)路線
回流焊是一個(gè)熱加載過程，在進(jìn)行回流焊仿真分析時(shí)，目前主要有以下幾種仿真技術(shù)路線：
基于CFD軟件的瞬態(tài)溫度場分析
采用此種方式，可以精確的考慮回流爐內(nèi)的結(jié)構(gòu)，考慮熱風(fēng)及熱空氣在回流爐內(nèi)的流動(dòng)狀況，計(jì)算出來的溫度場比較準(zhǔn)確。但是由于需要對流場域精確建模，并且還要計(jì)算長時(shí)間的瞬態(tài)和考慮結(jié)構(gòu)的運(yùn)動(dòng)過程，計(jì)算量通常比較大。而且，采用CFD軟件，只能計(jì)算得到溫度場數(shù)據(jù)，無法直接得到PCB板的翹曲變形和焊點(diǎn)的失效。
基于結(jié)構(gòu)分析軟件的溫度場+結(jié)構(gòu)場耦合分析
此種方式直接利用了結(jié)構(gòu)分析軟件中的熱分析功能和結(jié)構(gòu)分析功能，可以同時(shí)計(jì)算出溫度場分布和應(yīng)力應(yīng)變場分布，這也是目前比較常用的方法。采用此種方法進(jìn)行回流焊仿真分析時(shí)，主要問題在于溫度場的分析精度不高，從而會(huì)影響到結(jié)構(gòu)應(yīng)力和PCB板翹曲的計(jì)算。因?yàn)椴捎媒Y(jié)構(gòu)分析軟件進(jìn)行溫度場模擬時(shí)，難以精確考慮空氣散熱的影響，通常只是施加了由經(jīng)驗(yàn)獲得的對流換熱系數(shù)。
展開 自主CAE | 基于PERA SIM的電子封裝熱分析
1.摘要：本文基于PERA SIM Fluid仿真軟件分析電子封裝流動(dòng)換熱問題，涵蓋了從幾何導(dǎo)入、網(wǎng)格劃分、求解設(shè)置到結(jié)果后處理的完整仿真流程。計(jì)算采用布辛尼斯克（Boussinesq）假設(shè)得到自然對流條件下封裝體溫度場及流場分布，通過設(shè)置接觸熱阻考慮導(dǎo)熱膠的影響。根據(jù)封裝材料屬性、輸入功率、空氣對流換熱系數(shù)等邊界條件，從幾何導(dǎo)入及修復(fù)開始，到網(wǎng)格劃分、邊界條件設(shè)置，到最后結(jié)果后處理，最終得到分析結(jié)果，實(shí)現(xiàn)了電子封裝完整熱分析過程。分析得到的封裝表面溫度和對流換熱效率對封裝設(shè)計(jì)具有一定的指導(dǎo)意義。
關(guān)鍵詞：電子封裝；自然對流；流熱耦合；熱設(shè)計(jì)
點(diǎn)擊下方視頻，查看精彩案例演示
2.引言
芯片封裝作為設(shè)計(jì)和制造電子產(chǎn)品開發(fā)過程中的關(guān)鍵技術(shù)之一，是半導(dǎo)體行業(yè)關(guān)注和重視的重點(diǎn)。封裝的作用主要有保護(hù)電路免受外界環(huán)境的影響、避免噪聲信號的污染，屏蔽外場的串?dāng)_，支撐封裝體內(nèi)機(jī)械機(jī)構(gòu)、電氣互連，緩解封裝體內(nèi)部的機(jī)械應(yīng)力，提供從封裝體內(nèi)功率器件到外界環(huán)境的熱傳遞路徑，使芯片間的引線從封裝體牢固地引出而非直接裝配在基片上等功能。
半導(dǎo)體技術(shù)按摩爾定理的發(fā)展，集成電路的密度將越來越高，且尺寸越來越小。所有芯片工作時(shí)都會(huì)發(fā)熱，熱量的累積必導(dǎo)致結(jié)點(diǎn)溫度的升高，隨著結(jié)點(diǎn)溫度提高，半導(dǎo)體元器件性能將會(huì)下降，甚至造成損害。為了保證元器件的結(jié)溫低于最大允許溫度，經(jīng)由封裝進(jìn)行的從 IC 自身到周圍環(huán)境的有效散熱就至關(guān)重要。
本文基于PERA SIM Fluid仿真軟件實(shí)現(xiàn)了電子封裝熱分析的完整流程，從導(dǎo)入幾何模型開始，到劃分多面體混合網(wǎng)格、設(shè)置材料參數(shù)和邊界條件，隨后采用多核并行計(jì)算并得到最終溫度場結(jié)果。分析得到的封裝表面溫度和對流換熱效率對封裝設(shè)計(jì)具有一定的指導(dǎo)意義。
展開 
SiCp/Cu電子封裝材料的主要制備方法
現(xiàn)代集成電路集成度和運(yùn)行速度的不斷提高，導(dǎo)致電路功耗越來越大，發(fā)熱量不斷增加，器件因溫升而造成失效的可能性不斷加大，對電子封裝材料的要求也越來越苛刻。以碳化硅為代表的第三代半導(dǎo)體器件的發(fā)展對電子封裝材料的性能提出了更高的要求，如高導(dǎo)熱、低膨脹、優(yōu)異的耐溫性能等。碳化硅顆粒增強(qiáng)銅基復(fù)合材料（SiCp/Cu）具有更高的熱導(dǎo)率、更低的熱膨脹系數(shù)、更好的耐溫性能和更優(yōu)異的焊接性能等優(yōu)點(diǎn)，在電子封裝領(lǐng)域具有很大的應(yīng)用潛力。
目前，SiCp/Cu電子封裝材料的制備方法主要有粉末冶金法、放電等離子燒結(jié)法、無壓浸滲法、壓力浸滲法和反應(yīng)熔滲法等。
粉末冶金法
粉末冶金法是最早用來制備金屬基復(fù)合材料的方法。粉末冶金法制備SiCp/Cu的工藝流程是先將SiC粉和Cu粉混合均勻，然后將混合粉末冷壓成型，冷壓成型后的生坯再經(jīng)過特定工藝燒結(jié)完成復(fù)合制得SiCp/Cu電子封裝材料。粉末冶金法還可以采用將混合粉末直接進(jìn)行熱壓燒結(jié)的工藝制備SiCp/Cu電子封裝材料。用粉末冶金法制備SiCp/Cu電子封裝材料，當(dāng)SiC增強(qiáng)相含量較高時(shí)容易發(fā)生團(tuán)聚，很難避免SiC顆粒間的直接接觸，導(dǎo)致材料孔隙度增大，難以獲得高致密度的復(fù)合材料。但是，采用粉末包覆和熱壓燒結(jié)的工藝可以提高粉末冶金法制得SiCp/Cu的致密度和綜合性能。
放電等離子燒結(jié)法
放電等離子燒結(jié)（SPS）法是近年發(fā)展起來的一種新型材料制備方法。
展開 ANSYS Icepak封裝級電子散熱仿真解決方案
設(shè)計(jì)->仿真流程通暢便捷
? 多種層次的模型
詳細(xì)模型（封裝廠家），雙熱阻模型，DELPHI模型（封裝廠家->下游廠家）
? 提供JEDEC*標(biāo)準(zhǔn)規(guī)定的測試條件，自動(dòng)生成符合JEDEC標(biāo)準(zhǔn)的測試環(huán)境。
*JEDEC即固態(tài)技術(shù)協(xié)會(huì)，是微電子產(chǎn)業(yè)的領(lǐng)導(dǎo)標(biāo)準(zhǔn)機(jī)構(gòu)。在過去50余年的時(shí)間里,JEDEC所制定的標(biāo)準(zhǔn)為全行業(yè)所接受和采納。
ANSYS Icepak封裝模擬案例
詳細(xì)封裝-熱沉的熱仿真
封裝基板導(dǎo)熱的詳細(xì)模擬
Icepak可以導(dǎo)入封裝基板的Trace數(shù)據(jù)，并基于此，對當(dāng)?shù)氐膶?dǎo)熱系數(shù)根據(jù)其殘銅率進(jìn)行評估。
此舉極大提高了封裝結(jié)構(gòu)散熱通道模擬的準(zhǔn)確性。
可以獲得更高精度的溫度分布和熱阻值。
展開 發(fā)一個(gè)電子封裝芯片的熱流耦合分析實(shí)例
電子芯片的散熱設(shè)計(jì)，有多種，常見的有風(fēng)冷，水冷等
結(jié)合相關(guān)例題，（參考相關(guān)論文），以多芯片組件的液體間接冷卻方式為例，主要應(yīng)用的是ansys/flotran模塊
無鉛電子封裝材料及其焊點(diǎn)可靠性研究進(jìn)展
無鉛電子封裝材料及其焊點(diǎn)可靠性研究進(jìn)展
摘要：隨著2006年7月1日ROHS法令實(shí)施的最后期限的來臨，無鉛焊料的研究與應(yīng)用又掀起了新一輪的熱潮。由于封裝材料與封裝工藝的改變，給焊點(diǎn)可靠性帶來了一系列相關(guān)問題。就近年來國內(nèi)外開發(fā)的無鉛焊料，焊點(diǎn)的失效模式，焊點(diǎn)可靠性評價(jià)方法和焊點(diǎn)的主要缺陷進(jìn)行了綜述。對今后該領(lǐng)域的研究前景及方向進(jìn)行了展望。
隨著社會(huì)的進(jìn)步，保護(hù)環(huán)境，減少污染，已越來越受到人們的關(guān)注。由于鉛對環(huán)境和人體的負(fù)作用，世界各國如歐盟、美國和日本等紛紛立法禁止或限制鉛的工作應(yīng)用。隨著2006年7月1日歐盟將正式對電子產(chǎn)品實(shí)施RoHS（Restriction of Hazardous Substances）法令，無鉛計(jì)術(shù)的研究與應(yīng)用對電子封裝業(yè)的原時(shí)設(shè)備制造商和電子代工生產(chǎn)商已成為當(dāng)務(wù)之急。另外，電子封裝向著高集成、高密度方向發(fā)展，焊點(diǎn)越來越小而所承載的力學(xué)、熱學(xué)和電學(xué)負(fù)荷越來越高，傳統(tǒng)的Sn37Pb已不能滿足工藝要求。在向無鉛化過渡的進(jìn)程中，封裝材料與封裝工藝的改變所帶來的最突出的部題之一就是無鉛焊點(diǎn)可靠性問題。
1． 無鉛焊料的研究現(xiàn)狀
國際上對無鉛焊料的定義為：以Sn為基，添加Ag、Cu、Zn、Bi等元素構(gòu)成的二元、三元甚至四元的共晶合金代替Sn37Pb焊料，其中w(Pb)應(yīng)小于0.01%。目前，國際上一致公認(rèn)的首選代鉛錫焊料主要集中在Sn-Ab-Cu系。
無鉛焊接工藝
按焊點(diǎn)連接方式來分，電子焊接工藝主要有二種：波峰焊（Wave Soldering）和回流焊（Reflow Soldering）。波峰焊是基于傳統(tǒng)的焊錫-通孔（THT，Pin Through Hole）工藝發(fā)展起來的，而回流焊是基于新型的表面貼裝技術(shù)（SMT，Surface Mount Technology）發(fā)展起來的。
展開 