【干貨分享】詳解PCB走線與信號完整性問題

凡億PCB

2021年12月1日 10:19

瀏覽：2612 收藏：1

高速信號的PCB走線

現在但凡打開SoC原廠的PCB Layout Guide，都會提及到高速信號的走線的拐角角度問題，都會說高速信號不要以直角走線，要以45度角走線，并且會說走圓弧會比45度拐角更好。

事實是不是這樣？PCB走線角度該怎樣設置，是走45度好還是走圓弧好？90度直角走線到底行不行？

【干貨分享】詳解PCB走線與信號完整性問題的圖2

大家開始糾結于PCB走線的拐角角度，也就是近十幾二十年的事情。上世紀九十年代初，PC界的霸主Intel主導定制了PCI總線技術。

似乎從PCI接口開始，我們開始進入了一個“高速”系統設計的時代。
電子設計和芯片制造技術按照摩爾定律往前發展，由于IC制程的工藝不斷提高，IC的晶體管開關速度也越來越快，各種總線的時鐘頻率也越來越快，信號完整性問題也在不斷的引起大家的研究和重視。

早期PCB拉線菌應該還是比較單純，把線路拉通、擼順，整潔、美觀即可，不用去關注各種信號完整性問題。比如下圖所示的HP經典的HP3456A萬用表的電路板，大量的90°角走線，幾乎是故意走的直角，絕大多數地方沒有鋪銅。

【干貨分享】詳解PCB走線與信號完整性問題的圖3

上面PCB板的右上角，不僅走直角不止，拐彎后，線寬還變小了，會造成信號反射問題，影響信號完整性。關于信號完整性設計，也可以參考此文：信號反射問題與相關電路設計技巧。

本文跟大家探討一下關于高頻/高速信號的走線拐角角度問題。我們從銳角到直角、鈍角、圓弧一直到任意角度走線，看看各種走線拐角角度的優缺點。

為什么PCB不能以銳角走線？

PCB能不能以銳角走線，答案是否定的。先不管以銳角走線會不會對高速信號傳輸線造成負面影響，單從PCB DFM方面，就應該避免出現銳角走線的情形。

因為在PCB導線相交形成銳角處，會造成一種叫酸角“acid traps”的問題。在PCB制板過程中，在PCB線路蝕刻環節，在“acid traps”處會造成PCB線路腐蝕過度，帶來PCB線路虛斷的問題。
雖然，我們可以借助CAM 350 進行DFF Audit自動檢測出“acid traps”潛在問題，避免在PCB在制造產生時產生加工瓶頸。如果pcb板廠工藝人員檢測到有酸角(acid trap)存在，他們將簡單地貼一塊銅到這個縫隙中。

很多板廠的工程人員他們其實并不懂Layout的，他們只是從PCB工程加工的角度修復酸角(acid trap)的問題，但這種修復是否能帶來進一步的信號完整性問題便不得而知了，所以我們在Layout時就應該從源頭去盡量避免產生酸角(acid trap)。
怎樣避免拉線時出現銳角，造成acid trap DFM 問題？

現代的EDA設計軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線選項，我們在Layout走線時，靈活運用這些輔助選項，可以極大的避免我們在Layout時產生產生“acid trap”現象。

焊盤的出線角度設置，避免導線與焊盤形成銳角角度的夾角，如下圖示例。

利用 Cadence Allegro 的 Enhanced Pad Entry 功能能夠讓我們在Layout時盡可能的避免導線與焊盤在出線時形成夾角，避免造成“acid traps”DFM問題。

避免兩條導線交叉形成銳角夾角。

【干貨分享】詳解PCB走線與信號完整性問題的圖7

靈活應用 Cadence Allegro 布線時切換 ” toggle “ 選項，可以避免導線拉出T型分支時形成銳角夾角，避免造成“acid traps”DFM問題。

【干貨分享】詳解PCB走線與信號完整性問題的圖8

PCB Layout能不能以90°走線

高頻高速信號傳輸線應避免以90°的拐角走線，是各種PCB Design Guide中極力要求的，因為高頻高速信號傳輸線需要保持特性阻抗一致，而采用90°拐角走線，在傳輸線拐角處，會改變線寬，90°拐角處線寬約為正常線寬的 1.414倍，由于線寬改變了，就會造成信號的反射。

同時，拐角處的額外寄生電容也會對信號的傳輸造成時延影響。

當然，當信號沿著均勻互連線傳播時，不會產生反射和傳輸信號的失真。如果均勻互連線上有一個90°拐角，則會在拐角處造成PCB傳輸線寬的變化，根據相關電磁理論計算得出，這肯定會帶來信號的反射影響。

直角走線的對信號的影響就是主要體現在三個方面：

拐角可以等效為傳輸線上的容性負載，減緩上升時間
90°拐角處線寬約為正常線寬的 1.414倍，引起阻抗不連續，進而造成信號的反射
直角尖端產生的EMI，尖端容易發射或接收電磁波，產生EMI

傳輸線的直角帶來的寄生電容可以由下面這個經驗公式來計算：

C=61W(Er)1/2/ZO

在上式中，C就是指拐角的等效電容(單位pF)，W指走線的寬度(單位inch)，Er指介質的介電常數，ZO就是傳輸線的特征阻抗。

對于高速數字信號來說，90°拐角對高速信號傳輸線會造成一定的影響，對于我們現在高密高速pcb來說，一般走線寬度為4-5mil，一個90°拐角的電容量大約為10fF，經測算，此電容引起的時延累加大約為0.25ps，所以，5mil線寬的導線上的90°拐角并不會對現在的高速數字信號（100-psec上升沿時間）造成很大影響。
而對于高頻信號傳輸線來說，為了避免集膚效應（Skin effect）造成的信號損壞，通常會采用寬一點的信號傳輸線，例如50Ω阻抗，100mil線寬，這90°拐角處的線寬約為141mil，寄生電容造成的信號延時大約為25ps，此時，90°拐角將會造成非常嚴重的影響。

同時，微波傳輸線總是希望能盡量降低信號的損耗，90°拐角處的阻抗不連續和而外的寄生電容會引起高頻信號的相位和振幅誤差、輸入與輸出的失配,以及可能存在的寄生耦合,進而導致電路性能的惡化,影響 PCB 電路信號的傳輸特性。相關文章:搞定高頻信號傳輸，這樣設計SMT焊盤。

關于90°信號走線，觀點是，盡量避免以90°走線