串擾
關注創建者：HBK測試與測量 創建時間：2021-03-03
串擾的視頻教程
芯片級電磁干擾解決方案——如何降低射頻芯片和高速SOC的電磁串擾風險
主要內容如下： 1.電磁串擾問題危害與發展趨勢 2.Helic芯片級電磁串擾仿真流程 3.Helic系列產品詳解及使用方法演示 4.客戶應用案例分享
免費 1小時34分鐘 375播放
查看
世界頂尖的電子系統設計網絡研討會系列
系統級輻射及抗擾、串擾分析案例 講師：曾慶豪—Altair 高頻電磁技術工程師 十年以上的電磁領域工程經驗，具備豐富的天線仿真、測試經驗；Altair高頻電磁產品研究及推廣，幫助客戶提升汽車、航空航天、船舶等領域的仿真能力。
免費 5小時3分鐘 186播放
查看
串擾的實例教程
③對于模擬信號線和地線，其串擾信號主要由最近數字信號線引起，兩邊都有數字信號線時串擾約為250 mV,一邊有數字信號線時串擾約為100 mV。
(2)優化方法。
布線時可將造成串擾的最大影響因素——數字信號線集中在一起，使關鍵信號線遠離這些集中的數字信號線。這里提出一種布線方式：數字信號線從1到12布置，13～16為地線，17～20為模擬信號線，將可能產生的主要串擾都集中在數字信號線上，模擬信號線幾乎沒有串擾信號。
5 結語
本文研究的是數根導線并列在一起傳輸的一組數據線，即實際應用的扁平電纜，其中有模擬信號線、數字信號線和地線，由于模擬和數字信號并存，信號頻率高，導線長度較長，因而存在比較明顯的串擾問題。
首先，用HFSS建立了扁平電纜的仿真模型，將S參數仿真結果導出FWS子電路模型到Ansoft Designer/Nexxim中進行串擾仿真，得到了各傳輸線的電壓波形，并對其進行了分析。
其次，根據仿真要求改變了各數據線的排列方式，仿真了不同信號頻率和不同信號線布置情況下的串擾情況，并逐步分析，明確得出了扁平電纜的串擾特性。
最后，根據對仿真結果的分析，在利用扁平電纜串擾特性的情況下，盡量避免產生較大串擾，通過合理設計，提出了最優方案，使得串擾信號降低到最小的程度，對工程實際應用具有指導意義。
參考文獻
[1] 湖北省電磁兼容學會.電磁兼容性原理及應用[M].北京：國防工業出版社，1996.
[2] 肖景明.干擾抑制與屏蔽技術[J].中國無線電管理，1993(3):13-14.
[3] 王定華，趙家升.電磁兼容原理與設計[M].成都：電子科技大學出版社，1995.
[4] 陳雷，謝燕敏，李海燕，等.電子設備的電磁兼容問題初探[J].儀表技術與傳感器，2009(S1):259-260.
展開 串擾是如何產生的?
在上面的例子中，即使只施加一個方向的力或彎矩，也可以在其他方向上檢測到非常小的測量信號。這是因為只有當所有四個應變片具有完全相同的應變并具有完全相同的靈敏度時，測量信號才可能完全為零。實際上，測量體有公差，每個應變片的靈敏度也不盡相同。
因此，每個多分量傳感器都存在被稱為串擾，也就是不需要信號的干擾效應。
串擾如何補償?
第一步是考慮是否有必要進行補償，因為MCS10系列傳感器已經將串擾降至最低。HBK傳感器在進行校準時，不僅要測量和評估被施加負載的部件，還要測量和評估傳感器中的所有其他測量電路，以確保傳感器在規定的誤差范圍內 - 因為串擾是技術參數表中規定的技術特性。例如z方向的力對x和y方向的影響，以及對扭矩和彎矩的測量電路的影響。
這些特性可在傳感器隨附的文檔中找到。用如下矩陣表示：
圖4 MCS10串擾補償矩陣示例
上面這個例子是一個可以測量三個空間方向力的傳感器。對于六分量傳感器，將會有附加系數（Mx,My,Mz 處不為零）。
為了能夠進行矩陣補償，必須調整放大器，使其以 mV/V 形式輸出未標度的測量值。
F′x 是串擾補償力; Fx, Fy 和 Fz 是放大器測量的信號 (mV/V).
F′x 可通過以下方式確定:
F′x=1.28706 * Fx + 0.0027 *Fy + 0.01483*Fz
對于其他部件，以下一般是通用的：
在本示例中，采用的是一個三分量力傳感器。除了這些力之外，還存在可以測量三個方向力及扭矩的傳感器，一共有六個方程，每個方程有六個系數。
這種復雜的計算通過現代放大器，可以非常輕松地進行處理和串擾補償。例如PMX和QuantumX數據采集系統都可以用來進行校正測量。
展開 做硬件的小伙伴應該都遇到過串擾的問題，可能一些要求不高的場合，串擾對我們的各種信號影響不大（產品還能正常工作），但有些場合對串擾非常敏感。
今天就為大家分享一下串擾的內容。
1什么是串擾
串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。
PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。
串擾是由于線路之間的耦合引發的信號和噪聲等的傳播，也稱為“串音干擾”。特別是“串音”在模擬通訊時代是字如其意、一目了然的表達。兩根線（也包括PCB的薄膜布線）獨立的情況下，相互間應該不會有電氣信號和噪聲等的影響，但尤其是兩根線平行的情況下，會因存在于線間的雜散（寄生）電容和互感而引發干擾。所以，串擾也可以理解為感應噪聲。
2串擾是如何產生的？
線間耦合有雜散（寄生）電容引發的電容（靜電）耦合和互感引發的電感（電磁）耦合。這些耦合現象會引發干擾。下圖為每種耦合的示意圖以及最簡化的等效電路。
上圖中用公式給出了將兩者從噪聲源的布線模式1到附近的布線模式2所產生的噪聲電壓Vn。R為電阻，C為電容，M為互感，Vs為噪聲源電壓，Is為噪聲源電流。
在這里請記住，平行的布線間會發生串擾。順便提一下，如果布線是正交結構，則雜散電容和互感都會顯著減少。
3串擾的危害
串擾可能是數據進行高速傳輸中最重要的一個影響因素了，它是一個信號對另外一個信號耦合所產生的一種不受歡迎的能量值。
根據麥克斯韋定律，只要有電流的存在，就會有磁場存在，磁場之間的干擾就是串擾的來源。這個感應信號可能會導致數據傳輸的丟失和傳輸錯誤。所以串擾對于綜合布線來說，無疑是個最厲害的天敵。
展開 下圖顯示了三種情況下串擾波形，無論是近端串擾還是遠端串擾，走線間距從1w增加到3w時，串擾都明顯減小。在此基礎上，走線間插入保護地線，串擾如下圖中Case 3所示，相比Case 2，插入保護地線，不但沒有起到進一步減小串擾的作用，反而增大了串擾噪聲。
這個例子表明，拉開走線間距是最有效的減小串擾的方法。保護地線如果使用不當，可能反而會惡化串擾。因此，在使用保護地線時，需要根據實際情況仔細分析。保護地線要想起到應有的隔離作用，需要再地線上添加很多GND過孔，過孔間距應小于1/10λ，如圖所示。λ為信號中最高頻率成分對應的波長。
內層走線
對于內層走線，如下圖所示：
介電常數為4.5，阻抗為50Ω。考慮到下圖三種情況。攻擊信號為上升時間Tr=200ps的階躍波形，入射信號幅度500mv，耦合長度為2000mil，近端串擾如圖所示，加入了保護地線，近端串擾從3.44mV進一步減小到了0.5mV。信號隔離度提高了16B。對于內層走線，加入保護地線能夠獲得更大的隔離度。
對于表層走線來說，使用密集型的GND過孔，對提升隔離效果是有好處的。但是，對于內層走線來說，使用密集型的GND過孔幾乎得不到額外的好處，下圖對比了GND過孔間距為2000mil（保護地線兩端打GND過孔）和GND過孔間距為400mil時的近端串擾情況，串擾量幾乎沒有變化。
展開 圖1：高速差分過孔產生串擾的情況（H>100mil, S=31.5mil ）
差分過孔間串擾的仿真分析
EDA365電子論壇
下面是對一個板厚為3mm，0.8mm BGA扇出過孔pitch為31.5mil，過孔并行距離H=112mil的設計實例進行的仿真。
如圖2所示，我們根據走線將4對差分對定義成8個差分端口。
圖2：串擾仿真端口定義
假設差分端口D1—D4是芯片的接收端，我們通過觀察D5、D7、D8端口對D2端口的遠端串擾來分析相鄰通道的串擾情況。
由圖3所示的結果我們可以看到距離較近的兩個通道，通道間的遠端串擾可以達到-37dB@5GHz和-32dB@10GHz，需要進一步優化設計來減小串擾。
圖3：差分對間的串擾仿真結果
也許讀到這里您會產生疑問：如何判定是差分過孔引起的串擾而不是差分走線引起的串擾呢？
為了說明這個問題，我們將上述的實例分成BGA扇出區域和差分走線兩部分分別進行仿真。仿真結果如圖4所示：
圖4：BGA扇出區域和差分走線串擾仿真結果
從圖4右側的仿真結果可以看出差分走線間的串擾都在-50dB以下，在10GHz頻段下甚至達到了 -60dB以下。而BGA扇出區域的串擾和原來整體仿真的串擾數值比較接近。
展開 
串擾的最新內容
二、電氣連接的規范性與信號穩定性
電動比例閥的核心在于“電 - 機械”轉換，必須確保供電電壓與閥門額定電壓一致，嚴禁過壓或反接，接地保護不可或缺，良好的接地能有效防止電磁干擾（EMI）導致信號波動，避免閥門出現異常抖動或控制失準，控制信號線應采用屏蔽電纜，并與大功率動力線分開走線，以防信號串擾，在調試階段，建議使用示波器或專用診斷工具監測輸入信號波形，確保信號的線性度與穩定性。
02/案例描述
在單光機 AR 光波導系統中，一拖二架構的核心難點在于，如何在有限的波導尺寸內實現雙目能量分離，同時保證系統的高效率與低串擾。針對這一難點，本文提出一種基于“雙耦入光柵”的單光機雙目分光方案：光機布置于鼻梁中間區域，且以一定角度向下傾斜，同時光機設置在世界側；系統通過世界側矩形光柵與眼側傾斜光柵的協同作用，構建起左右眼獨立的傳播通道。
隨著速率提升，單位時間窗口持續縮小，微小的反射、串擾、抖動甚至電源噪聲，都可能直接影響系統穩定性。與此同時，多通道、多Rank、多顆粒的復雜拓撲，以及更高精度的建模需求，使得DDR仿真從單點驗證升級為系統級工程。工程團隊不僅需要更精準的仿真能力，也迫切需要更高效、更穩定的驗證流程。
Ansys Lumerical photonic Verilog-A模型支持：
多種有源和無源光子元件
原理圖與版圖的一致性
雙向端口
多通道和多模式建模
小信號、噪聲和統計分析
信道串擾建模
基于Photonic Verilog-A模型的electronic-photonic電路示例，請參閱文末鏈接[6]。
、芯片堆疊）時代，高密度互連帶來信號串擾、電源噪聲和熱電耦合等嚴峻挑戰。
（?掃碼加入直播群?）
3/25 | 征服先進封裝信號與電源挑戰 — Ansys SIPI 一站式解決方案
時間：10:30-11:30
主題簡介：在先進封裝（如2.5D/3D-IC、芯片堆疊）時代，高密度互連帶來信號串擾、電源噪聲和熱電耦合等嚴峻挑戰。Ansys AEDT 持續創新，最新版本推出多項強大功能，顯著提升 SI/PI 分析效率與精度。
超表面全息相干偽影的產生主要源于三個核心因素，具體如下：
?納米單元的近場耦合串擾
超表面由數萬計的納米柱（超原子，meta-atoms）構成，設計過程中通常假設單個納米柱獨立工作，但實際應用中，納米柱間距極小，會通過近場耦合產生“串擾”現象，導致納米柱實際光學相位響應偏離預設設計值，進而引發偽影。
當時鐘信號受到調制及串擾等干擾時，其穩定性會直接受到影響，因此時鐘信號的性能評估成為通信領域的一個重要研究內容。
1. 建模任務
本案例演示了“電抖動”組件的設置，抖動需要來自PRBS的電信號和時鐘信號，以便估計信號比特率。參數掃描用于生成抖動幅度和頻率的不同值的多眼圖。
2. 系統設置
布局及其全局參數如圖1和圖2所示。
本課程演示了與使用SOA作為線性放大器相關的兩個基本問題：
1.模式效應，這是SOA增益飽和特性的結果；
2.非線性串擾。
通過VirtualLab Fusion中對電磁場的矢量處理及其“連接場解算器”方法，初始場的偏振、透鏡表面的微弱串擾、物鏡聚焦后導致的縱向分量的出現，以及光柵的強矢量響應，都在仿真中被自動考慮到。
