串擾的案例
強電環境下扁平電纜串擾的優化研究
③對于模擬信號線和地線，其串擾信號主要由最近數字信號線引起，兩邊都有數字信號線時串擾約為250 mV,一邊有數字信號線時串擾約為100 mV。
(2)優化方法。
布線時可將造成串擾的最大影響因素——數字信號線集中在一起，使關鍵信號線遠離這些集中的數字信號線。這里提出一種布線方式：數字信號線從1到12布置，13～16為地線，17～20為模擬信號線，將可能產生的主要串擾都集中在數字信號線上，模擬信號線幾乎沒有串擾信號。
5 結語
本文研究的是數根導線并列在一起傳輸的一組數據線，即實際應用的扁平電纜，其中有模擬信號線、數字信號線和地線，由于模擬和數字信號并存，信號頻率高，導線長度較長，因而存在比較明顯的串擾問題。
首先，用HFSS建立了扁平電纜的仿真模型，將S參數仿真結果導出FWS子電路模型到Ansoft Designer/Nexxim中進行串擾仿真，得到了各傳輸線的電壓波形，并對其進行了分析。
其次，根據仿真要求改變了各數據線的排列方式，仿真了不同信號頻率和不同信號線布置情況下的串擾情況，并逐步分析，明確得出了扁平電纜的串擾特性。
最后，根據對仿真結果的分析，在利用扁平電纜串擾特性的情況下，盡量避免產生較大串擾，通過合理設計，提出了最優方案，使得串擾信號降低到最小的程度，對工程實際應用具有指導意義。
參考文獻
[1] 湖北省電磁兼容學會.電磁兼容性原理及應用[M].北京：國防工業出版社，1996.
[2] 肖景明.干擾抑制與屏蔽技術[J].中國無線電管理，1993(3):13-14.
[3] 王定華，趙家升.電磁兼容原理與設計[M].成都：電子科技大學出版社，1995.
[4] 陳雷，謝燕敏，李海燕，等.電子設備的電磁兼容問題初探[J].儀表技術與傳感器，2009(S1):259-260.
展開 什么是串擾？如何進行串擾補償？
串擾是如何產生的?
在上面的例子中，即使只施加一個方向的力或彎矩，也可以在其他方向上檢測到非常小的測量信號。這是因為只有當所有四個應變片具有完全相同的應變并具有完全相同的靈敏度時，測量信號才可能完全為零。實際上，測量體有公差，每個應變片的靈敏度也不盡相同。
因此，每個多分量傳感器都存在被稱為串擾，也就是不需要信號的干擾效應。
串擾如何補償?
第一步是考慮是否有必要進行補償，因為MCS10系列傳感器已經將串擾降至最低。HBK傳感器在進行校準時，不僅要測量和評估被施加負載的部件，還要測量和評估傳感器中的所有其他測量電路，以確保傳感器在規定的誤差范圍內 - 因為串擾是技術參數表中規定的技術特性。例如z方向的力對x和y方向的影響，以及對扭矩和彎矩的測量電路的影響。
這些特性可在傳感器隨附的文檔中找到。用如下矩陣表示：
圖4 MCS10串擾補償矩陣示例
上面這個例子是一個可以測量三個空間方向力的傳感器。對于六分量傳感器，將會有附加系數（Mx,My,Mz 處不為零）。
為了能夠進行矩陣補償，必須調整放大器，使其以 mV/V 形式輸出未標度的測量值。
F′x 是串擾補償力; Fx, Fy 和 Fz 是放大器測量的信號 (mV/V).
F′x 可通過以下方式確定:
F′x=1.28706 * Fx + 0.0027 *Fy + 0.01483*Fz
對于其他部件，以下一般是通用的：
在本示例中，采用的是一個三分量力傳感器。除了這些力之外，還存在可以測量三個方向力及扭矩的傳感器，一共有六個方程，每個方程有六個系數。
這種復雜的計算通過現代放大器，可以非常輕松地進行處理和串擾補償。例如PMX和QuantumX數據采集系統都可以用來進行校正測量。
展開 PCB串擾是如何產生的？
做硬件的小伙伴應該都遇到過串擾的問題，可能一些要求不高的場合，串擾對我們的各種信號影響不大（產品還能正常工作），但有些場合對串擾非常敏感。
今天就為大家分享一下串擾的內容。
1什么是串擾
串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。
PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。
串擾是由于線路之間的耦合引發的信號和噪聲等的傳播，也稱為“串音干擾”。特別是“串音”在模擬通訊時代是字如其意、一目了然的表達。兩根線（也包括PCB的薄膜布線）獨立的情況下，相互間應該不會有電氣信號和噪聲等的影響，但尤其是兩根線平行的情況下，會因存在于線間的雜散（寄生）電容和互感而引發干擾。所以，串擾也可以理解為感應噪聲。
2串擾是如何產生的？
線間耦合有雜散（寄生）電容引發的電容（靜電）耦合和互感引發的電感（電磁）耦合。這些耦合現象會引發干擾。下圖為每種耦合的示意圖以及最簡化的等效電路。
上圖中用公式給出了將兩者從噪聲源的布線模式1到附近的布線模式2所產生的噪聲電壓Vn。R為電阻，C為電容，M為互感，Vs為噪聲源電壓，Is為噪聲源電流。
在這里請記住，平行的布線間會發生串擾。順便提一下，如果布線是正交結構，則雜散電容和互感都會顯著減少。
3串擾的危害
串擾可能是數據進行高速傳輸中最重要的一個影響因素了，它是一個信號對另外一個信號耦合所產生的一種不受歡迎的能量值。
根據麥克斯韋定律，只要有電流的存在，就會有磁場存在，磁場之間的干擾就是串擾的來源。這個感應信號可能會導致數據傳輸的丟失和傳輸錯誤。所以串擾對于綜合布線來說，無疑是個最厲害的天敵。
展開 干貨 | 硬件工程師必看：包地與串擾
下圖顯示了三種情況下串擾波形，無論是近端串擾還是遠端串擾，走線間距從1w增加到3w時，串擾都明顯減小。在此基礎上，走線間插入保護地線，串擾如下圖中Case 3所示，相比Case 2，插入保護地線，不但沒有起到進一步減小串擾的作用，反而增大了串擾噪聲。
這個例子表明，拉開走線間距是最有效的減小串擾的方法。保護地線如果使用不當，可能反而會惡化串擾。因此，在使用保護地線時，需要根據實際情況仔細分析。保護地線要想起到應有的隔離作用，需要再地線上添加很多GND過孔，過孔間距應小于1/10λ，如圖所示。λ為信號中最高頻率成分對應的波長。
內層走線
對于內層走線，如下圖所示：
介電常數為4.5，阻抗為50Ω。考慮到下圖三種情況。攻擊信號為上升時間Tr=200ps的階躍波形，入射信號幅度500mv，耦合長度為2000mil，近端串擾如圖所示，加入了保護地線，近端串擾從3.44mV進一步減小到了0.5mV。信號隔離度提高了16B。對于內層走線，加入保護地線能夠獲得更大的隔離度。
對于表層走線來說，使用密集型的GND過孔，對提升隔離效果是有好處的。但是，對于內層走線來說，使用密集型的GND過孔幾乎得不到額外的好處，下圖對比了GND過孔間距為2000mil（保護地線兩端打GND過孔）和GND過孔間距為400mil時的近端串擾情況，串擾量幾乎沒有變化。
展開 
高手帶你分析、優化高速差分過孔之間的串擾問題
圖1：高速差分過孔產生串擾的情況（H>100mil, S=31.5mil ）
差分過孔間串擾的仿真分析
EDA365電子論壇
下面是對一個板厚為3mm，0.8mm BGA扇出過孔pitch為31.5mil，過孔并行距離H=112mil的設計實例進行的仿真。
如圖2所示，我們根據走線將4對差分對定義成8個差分端口。
圖2：串擾仿真端口定義
假設差分端口D1—D4是芯片的接收端，我們通過觀察D5、D7、D8端口對D2端口的遠端串擾來分析相鄰通道的串擾情況。
由圖3所示的結果我們可以看到距離較近的兩個通道，通道間的遠端串擾可以達到-37dB@5GHz和-32dB@10GHz，需要進一步優化設計來減小串擾。
圖3：差分對間的串擾仿真結果
也許讀到這里您會產生疑問：如何判定是差分過孔引起的串擾而不是差分走線引起的串擾呢？
為了說明這個問題，我們將上述的實例分成BGA扇出區域和差分走線兩部分分別進行仿真。仿真結果如圖4所示：
圖4：BGA扇出區域和差分走線串擾仿真結果
從圖4右側的仿真結果可以看出差分走線間的串擾都在-50dB以下，在10GHz頻段下甚至達到了 -60dB以下。而BGA扇出區域的串擾和原來整體仿真的串擾數值比較接近。
展開 干貨 | 硬件工程師必看：包地與串擾
下圖顯示了三種情況下串擾波形，無論是近端串擾還是遠端串擾，走線間距從1w增加到3w時，串擾都明顯減小。在此基礎上，走線間插入保護地線，串擾如下圖中Case 3所示，相比Case 2，插入保護地線，不但沒有起到進一步減小串擾的作用，反而增大了串擾噪聲。
這個例子表明，拉開走線間距是最有效的減小串擾的方法。保護地線如果使用不當，可能反而會惡化串擾。因此，在使用保護地線時，需要根據實際情況仔細分析。保護地線要想起到應有的隔離作用，需要再地線上添加很多GND過孔，過孔間距應小于1/10λ，如圖所示。λ為信號中最高頻率成分對應的波長。
內層走線
對于內層走線，如下圖所示：
介電常數為4.5，阻抗為50Ω。考慮到下圖三種情況。攻擊信號為上升時間Tr=200ps的階躍波形，入射信號幅度500mv，耦合長度為2000mil，近端串擾如圖所示，加入了保護地線，近端串擾從3.44mV進一步減小到了0.5mV。信號隔離度提高了16B。對于內層走線，加入保護地線能夠獲得更大的隔離度。
對于表層走線來說，使用密集型的GND過孔，對提升隔離效果是有好處的。但是，對于內層走線來說，使用密集型的GND過孔幾乎得不到額外的好處，下圖對比了GND過孔間距為2000mil（保護地線兩端打GND過孔）和GND過孔間距為400mil時的近端串擾情況，串擾量幾乎沒有變化。
展開 高速PCB設計中的打孔包地與串擾分析
下圖顯示了三種情況下串擾波形，無論是近端串擾還是遠端串擾，走線間距從1w增加到3w時，串擾都明顯減小。在此基礎上，走線間插入保護地線，串擾如下圖中Case 3所示，相比Case 2，插入保護地線，不但沒有起到進一步減小串擾的作用，反而增大了串擾噪聲。
這個例子表明，拉開走線間距是最有效的減小串擾的方法。保護地線如果使用不當，可能反而會惡化串擾。因此，在使用保護地線時，需要根據實際情況仔細分析。保護地線要想起到應有的隔離作用，需要再地線上添加很多GND過孔，過孔間距應小于1/10λ，如圖所示。λ為信號中最高頻率成分對應的波長。
內層走線
對于內層走線，如下圖所示：
介電常數為4.5，阻抗為50Ω。考慮到下圖三種情況。攻擊信號為上升時間Tr=200ps的階躍波形，入射信號幅度500mv，耦合長度為2000mil，近端串擾如圖所示，加入了保護地線，近端串擾從3.44mV進一步減小到了0.5mV。信號隔離度提高了16B。
展開 干貨 | 串擾是如何產生的？
串擾=串音干擾
串擾是由于線路之間的耦合引發的信號和噪聲等的傳播，也稱為“串音干擾”。特別是“串音”在模擬通訊時代是字如其意、一目了然的表達。兩根線（也包括PCB的薄膜布線）獨立的情況下，相互間應該不會有電氣信號和噪聲等的影響，但尤其是兩根線平行的情況下，會因存在于線間的雜散（寄生）電容和互感而引發干擾。所以，串擾也可以理解為感應噪聲。
線間耦合有雜散（寄生）電容引發的電容（靜電）耦合和互感引發的電感（電磁）耦合。這些耦合現象會引發干擾。下圖為每種耦合的示意圖以及最簡化的等效電路。
上圖中用公式給出了將兩者從噪聲源的布線模式1到附近的布線模式2所產生的噪聲電壓Vn。R為電阻，C為電容，M為互感，Vs為噪聲源電壓，Is為噪聲源電流。
在這里請記住，平行的布線間會發生串擾。順便提一下，如果布線是正交結構，則雜散電容和互感都會顯著減少。
關鍵要點：
平行的布線間會產生串擾。
串擾的因素有雜散（寄生）電容引發的電容（靜電）耦合和互感引發的電感（電磁）耦合。
*來源：羅姆R課堂
展開 ANSYS官方直播丨如何降低射頻芯片和高速SoC的電磁串擾風險——芯片級電磁干擾解決方案
面對芯片領域日益嚴峻的電磁串擾問題，2019年ANSYS宣布收購Helic – 業界領先的芯片級電磁仿真方案供應商，深入芯片級電磁仿真領域，旨在提供從芯片、封裝到系統的完整的電磁仿真解決方案，幫助客戶降低射頻芯片和高速SOC的電磁串擾風險。
本次直播將以講解結合實例演示的方式，介紹ANSYS Helic系列產品的功能特點、仿真流程、以及真實的客戶案例和使用方法演示，讓大家快速全面的了解Helic系列產品。主要內容如下：
1.電磁串擾問題危害與發展趨勢
2.Helic芯片級電磁串擾仿真流程
3.Helic系列產品詳解及使用方法演示
4.客戶應用案例分享
報名方式
手機端請掃描二維碼報名
或者點擊進行報名：http://event.31huiyi.com/1727654559/index?c=jishulink
展開 利用Q2D分析傳輸線的串擾
2.2、增大線寬W能否減小串擾？
從互容和互感的值比較來看，的確增大線寬可以一定程度上減小互容和互感，注意要保持阻抗都為50ohm比較才有意義。
線寬加寬后電場E幅度對比：
明顯線寬加寬后，在攻擊線處的電場幅度要小，類似于平行板電容器，面積越大，對電場的束縛越大，電場越不容易往外傳播；
線寬加寬后磁場H幅度對比：
為什么磁場的幅度變化不大？因為磁場是沿著信號路徑畫圈圈的，加大線寬對信號路徑的回路大小幾乎沒有影響。
特別注意：雖然增大線寬可以減小互容和互感，但是從下面表格數據對比可以看出，互容和互感值變化平緩，即增大線寬可以減輕串擾，然而改善效果有限。
2.3 添加防護布線是否有用？
增加防護布線（短路）可以減小傳輸線間的互容和互感，尤其是線間距越大，效果越好；
添加防護布線后電場分布：
因為電場總是由高電壓向低電壓，由正電荷向負電荷移動，添加防護布線后，有部分電力線會回歸到中間的GND上，到達攻擊線上的電力線就少，串擾自然也就減弱了。
展開 串擾和反射能讓信號多不完整
電壓后者電流有變化，自然就會往外輻射電磁波：
串擾
串擾是指當信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產生的不期望
的電壓噪聲。串擾是由電磁耦合引起的，耦合分為容性耦合和感性耦合兩種。
容性耦合是由于干擾源（Aggressor）上的電壓變化在被干擾對象（Victim）上
引起感應電流從而導致的電磁干擾；而感性耦合則是由于干擾源上的電流變化產生的磁場在被干擾對象上引起感應電壓從而導致的電磁干擾。因此，信號通過一導體時會在相鄰的導體上引起兩類不同的噪聲信號：容性耦合信號和感性耦合信號。
感性耦合：
容性耦合：
ANSYS和電磁串擾解決方案領導者HELIC簽署最終收購協議
此次收購將進一步完善ANSYS的產品組合，以支持新一代5G和人工智能產品
2019年1月21日，匹茲堡訊 – 工程仿真軟件領域的全球領先企業ANSYS（NASDAQ: ANSS）今天宣布，已達成收購Helic的最終協議，Helic是業界領先的片上系統（SoC）電磁串擾解決方案供應商。憑借現有的旗艦型電磁和半導體求解器，ANSYS在收購Helic后，將能夠為片上3D集成電路和芯片-封裝-系統電磁及噪聲分析提供綜合解決方案。交易預計將于2019年第一季度完成。管理層將在交易完成后就交易細節及其對2019年財務業績展望的影響提供更多信息。
5G、人工智能和云計算等大趨勢正在加劇半導體芯片設計的復雜性，比如業界正在擴大使用超過2GHz的片上信號頻率，并在單個封裝中集成多個復雜的硅片。日益復雜的設計方案通常會導致電磁串擾問題，這是因為某個信號的電場和磁場會對其他信號產生不良干擾。Helic解決方案可幫助頂級半導體企業調試和分析先進SoC設計中的電磁串擾問題，并減少出現芯片故障的風險。當結合使用ANSYS電磁和電源完整性噪聲分析解決方案時，工程師能部署電磁感知型設計方法，從而實現所有先進節點的器件設計，優化芯片尺寸，并精確捕獲高達110 GHz直流電所產生的電磁和寄生效應。
Helic總部位于美國加利福尼亞州圣克拉拉，擁有超過50名員工，并在希臘、日本和愛爾蘭設有辦事處。Helic綜合產品系列包括電磁建模和仿真解決方案，可實現針對亞10nm技術的復雜電路。Helic產品一直得到了全球客戶的廣泛使用，包括射頻無線收發器、圖形處理單元、多核處理器中的高速I/O以及圖形傳感器和其他接入物聯網的互聯設備。
ANSYS副總裁兼總經理John Lee指出：“電磁噪聲是一項關鍵的設計挑戰，需要進行大量的片上電磁分析。
展開 AR顯示雙通道串擾難解決？OAS 軟件案例解難題
光線追跡
對光信號進行全流程追跡，先模擬光在光柵處的衍射路徑，再切換分析光束在 EPE 內的相位變化與偏振狀態，重點計算光場振幅分布與傳輸損耗；利用軟件 “k 空間可視化” 功能，實時監測兩路信號的傳播軌跡，避免通道間空間重疊導致的串擾。
參數優化
基于 OAS 的靈敏度分析與多參數聯動優化功能，以 “衍射效率最大化”“串擾最小化” 為目標，迭代調整耦入光柵周期與 EPE 折射率，自動生成優化曲線，最終確定最優參數組合。
兩個耦入轉向組合的雙通道波導模型
總結
本案例證明，OAS 光學軟件可高效解決雙通道波導這類復雜光學系統的設計難題，相比傳統物理原型迭代，數字化仿真將研發周期縮短，成本降低；同時，軟件的跨尺度仿真能力可覆蓋從器件級到系統級的設計需求，為光電子領域多通道光學系統的研發提供標準化、高精度的工具支撐，助力相關產品快速落地。
展開 【原創干貨】高速信號是否需要包地處理
實際上，包地的作用就是為了減小串擾，串擾形成的機理是有害信號從一個線網轉移到相鄰線網
而串擾在PCB上是由不同網絡之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用
加入包地線是如何減少串擾的？
包地線是位于攻擊線和被攻擊線之間的隔離線，它可以有效的減少信號之間的電容，插入屏蔽地線后信號與地耦合，不在與鄰近線耦合，使線間串擾大大降低。另外包地線不僅僅只是屏蔽了電場，附件動態線上的電流也在包地線上產生了方向相反的感應電流，包地線上的感應電流產生的磁力線進一步抵消了動態線在靜態線位置處所產生的雜散磁力線。
那么，包地真的能解決所有的串擾問題嗎？
高速走線的設計跟包地沒有多大關系，真正有關系的是信號間的干擾，專業術語也叫串擾，包地只是解決串擾的其中一個手段。
包地通常解決的是容性串擾，而感性串擾是通過空間磁力轉移的，包地并不能解決感性串擾，所以包地并不能隔絕所有的串擾問題。但是如果串擾問題沒有或者說是沒影響，其實包地和不包地都可以。
展開 根據經驗總結從三個方面考慮PCB的設計
二.從信號完整性來考慮PCB的設計
PCB的信號完整性問題主要包括信號反射、串擾、信號延遲和時序錯誤。
1、反射：信號在傳輸線上傳輸時，當高速PCB上傳輸線的特征阻抗與信號的源端阻抗 或負載阻抗不匹配時，信號會發生反射，使信號波形出現過沖、下沖和由此導致的振鈴現象。PCB設計時一般是通過做阻抗匹配來防止反射的產生。
單端50 ohm
差分100 ohm
2、 串擾：在PCB中，串擾是指當信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合 對相鄰的傳輸線產生的不期望的噪聲干擾，它是由不同結構引起的電磁場在同一區域里的相互作用而產生的。互容引發耦合 電流，稱為容性串擾；而互感引發耦合電壓，稱為感性串擾。在PCB上，串擾與走線長度、信號線間距，以及參考地平面的狀況等有關。PCB設計時一般是通過3W原則或者是包地防止串擾的產生。
3、信號延遲和時序錯誤：信號在PCB的導線上以有限的速度傳輸，信號從驅動端發出到達接收端，其間存在一個傳輸延遲。過多的信號延遲或者信號延遲不匹配可能導致時序錯誤和邏輯器件功能混亂。這種情況，一般是DDR產生，所以PCB設計時一般是做等防止信號延遲和時序錯誤的產生。
三.從EMC角度來考慮PCB的設計
EMC三大要素，干擾源，傳播途徑和敏感器件。所以設計時從消除干擾源，切斷傳播途徑和蔽屏敏感器件入手，以下的方法就是居于這些思路來考慮的。
1，合理布局
在器件布置方面,原則上應將相互有關的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時鐘電路和高頻電路等主要干擾和輻射源應單獨安排,遠離敏感電路。
2，屏蔽設計
屏蔽是解決電磁兼容問題的關鍵技術。
展開 