光子集成電路設計的案例
培訓報名 | Ansys Lumerical光子集成電路PIC設計與仿真
尊敬的女士/先生，
誠摯地邀請您參加Ansys Lumerical舉辦的光子集成電路PIC全產品培訓。本次培訓將詳細介紹Ansys Lumerical產品在光子集成電路PIC領域的應用，包括器件級仿真（有源器件和無源器件），系統級仿真和緊湊模型庫（CML）的介紹，培訓內容將覆蓋器件和系統級仿真設計的案例演示，包括學員實際操作環節，本次培訓活動將為學員提供操作使用的License。期待您的參與！
案例分享 | 光電子集成電路仿真工具助力提高光子芯片可制造性
——Timothy Creazzo, Phase Sensitive Innovation公司”
AIM Photonics和Analog Photonics通過AP_SUNY PDK 4.0a的統計學緊湊模型，最大化光子芯片的可制造性。
圖1：部分AP_SUNY v4.0a CML中的INTERCONNECT緊湊模型（共計60多個）
?
行業需求
廣闊的商業市場對制造成本和可擴展性的需求驅動著設計流程的不斷成熟。近年來，光子工藝設計套件（PDK）的推出顯著提高了光子設計的抽象水平和生產力，這是通過采用先進的光電子集成電路級設計流程才得以實現，該設計流程包括使用Ansys Lumerical的光電子集成電路仿真工具INTERCONNECT以及緊湊模型自動化工具CML Compiler。
為了滿足行業對提高良率、縮短產品上市時間的需求，支持統計學功能的PDK和設計流程變得尤其重要。準確模擬工藝制造偏差可以降低高昂的反復原型迭代的費用，縮短設計周期，提高良率，最大化投資回報。
AP_SUNY PDK套件
AIM Photonics、NY CREATES、Analog Photonics和Ansys Lumerical 聯合開發了支持統計模型的PDK套件，以滿足市場需求。
展開 案例分享 | 光電子集成電路仿真工具助力提高光子芯片可制造性
——Timothy Creazzo, Phase Sensitive Innovation公司”
AIM Photonics和Analog Photonics通過AP_SUNY PDK 4.0a的統計學緊湊模型，最大化光子芯片的可制造性。
圖1：部分AP_SUNY v4.0a CML中的INTERCONNECT緊湊模型（共計60多個）
?
行業需求
廣闊的商業市場對制造成本和可擴展性的需求驅動著設計流程的不斷成熟。近年來，光子工藝設計套件（PDK）的推出顯著提高了光子設計的抽象水平和生產力，這是通過采用先進的光電子集成電路級設計流程才得以實現，該設計流程包括使用Ansys Lumerical的光電子集成電路仿真工具INTERCONNECT以及緊湊模型自動化工具CML Compiler。
為了滿足行業對提高良率、縮短產品上市時間的需求，支持統計學功能的PDK和設計流程變得尤其重要。準確模擬工藝制造偏差可以降低高昂的反復原型迭代的費用，縮短設計周期，提高良率，最大化投資回報。
AP_SUNY PDK套件
AIM Photonics、NY CREATES、Analog Photonics和Ansys Lumerical 聯合開發了支持統計模型的PDK套件，以滿足市場需求。
展開 Lumerical光子集成電路光電元件設計
光子集成電路 (PIC) 是眾多當前和下一代產品的關鍵支撐技術。PIC 將微電子領域常見的半導體材料和制造工藝與光的編碼、傳輸和檢測相結合，通過將帶寬與計算核心之間的距離拉近，改變了數據中心的通信方式，并加速了自動駕駛領域 LiDAR 和未來信息處理領域量子計算等新興應用的發展。
電子和光子之間的連接是通過能夠在光信道上編碼電信號，并將光轉換回電信號來恢復信息的器件實現的。在 PIC 中，電光調制器和光電探測器是實現這些轉換的基本光電元件。
隨著對帶寬、功效和靈敏度的需求不斷增長，需要尖端的仿真技術將器件模型與制造工藝及其完整的多物理場行為聯系起來。將 Silvaco Victory Process 與 Ansys Lumerical 軟件相結合，實現支持 TCAD 的光子器件仿真，為設計師和工程師提供了必要的工具，可以完整準確地預測、分析和優化光電器件的行為。
工作流概述
光子集成電路 (PIC) 的光電元件設計始于對物理結構和摻雜分布的精確建模，這些結構和摻雜分布定義了器件的光學和電學行為。目標是創建一個能夠反映制造后的器件的物理模型。設計流程從制造工藝的輸入開始：材料和掩模圖案與蝕刻、注入、退火和生長條件相結合。雖然結構的幾何 CAD 模型可以作為早期設計探索的起點，但使用 Silvaco Victory Process 進行工藝仿真對于建立制造步驟和最終物理結構之間的聯系是必不可少的。圖 1 說明了使用 Victory Process 輸入進行光子器件仿真的工作流程。
圖 1. Ansys Lumerical 光子器件仿真工作流程，其中采用 Silvaco Victory Process 的 TCAD 輸入
幾何效應（例如受蝕刻影響的側壁角度和共形沉積的層界面）對于精確仿真光傳播非常重要 [1]。
展開 
Ansys Lumerical | 光子集成電路光電元件設計
光子集成電路 (PIC) 是眾多當前和下一代產品的關鍵支撐技術。PIC 將微電子領域常見的半導體材料和制造工藝與光的編碼、傳輸和檢測相結合，通過將帶寬與計算核心之間的距離拉近，改變了數據中心的通信方式，并加速了自動駕駛領域 LiDAR 和未來信息處理領域量子計算等新興應用的發展。
電子和光子之間的連接是通過能夠在光信道上編碼電信號，并將光轉換回電信號來恢復信息的器件實現的。在 PIC 中，電光調制器和光電探測器是實現這些轉換的基本光電元件。
隨著對帶寬、功效和靈敏度的需求不斷增長，需要尖端的仿真技術將器件模型與制造工藝及其完整的多物理場行為聯系起來。將 Silvaco Victory Process 與 Ansys Lumerical 軟件相結合，實現支持 TCAD 的光子器件仿真，為設計師和工程師提供了必要的工具，可以完整準確地預測、分析和優化光電器件的行為。
工作流概述
光子集成電路 (PIC) 的光電元件設計始于對物理結構和摻雜分布的精確建模，這些結構和摻雜分布定義了器件的光學和電學行為。目標是創建一個能夠反映制造后的器件的物理模型。設計流程從制造工藝的輸入開始：材料和掩模圖案與蝕刻、注入、退火和生長條件相結合。雖然結構的幾何 CAD 模型可以作為早期設計探索的起點，但使用 Silvaco Victory Process 進行工藝仿真對于建立制造步驟和最終物理結構之間的聯系是必不可少的。圖 1 說明了使用 Victory Process 輸入進行光子器件仿真的工作流程。
圖 1. Ansys Lumerical 光子器件仿真工作流程，其中采用 Silvaco Victory Process 的 TCAD 輸入
幾何效應（例如受蝕刻影響的側壁角度和共形沉積的層界面）對于精確仿真光傳播非常重要 [1]。
展開 報名 | Ansys Lumerical光子集成電路PIC Circuit 設計與仿真
溫馨提示：由于內容豐富，本場會議已由原計劃1小時延長至3小時，會議時段更新為：14:00 - 17:00
光子集成電路 (Photonic Integrated Circuit, PIC) 由于具備可實現高速光電轉換、高頻寬、低損耗等特性，并且可以大幅縮減模組尺寸及成本，是未來發展的關鍵技術。
Ansys Lumerical 為設計人員提供高性能光子仿真軟件，提供專門用于光子器件、電路和系統設計的模擬環境。針對PIC的應用，Lumerical提供包括光子有源器件，無源器件及circuit芯片級的完整解決方案。7月15日，Ansys 即將推出網絡研討會【Ansys Lumerical光子集成電路PIC Circuit 設計與仿真】。
本次培訓將以PIC Circuit設計作為范例，針對INTERCONNECT和CML Compiler產品作深入淺出的介紹 - 從演算法到實際范例演示，包括完整軟件的操作、分析及設計流程。
時間：7月15日（星期四），14:00-17:00
講師介紹：
陳奕豪博士
陳奕豪(Yi-Hao Chen)畢業于臺灣大學電機系，后于美國密西根大學電機研究所主修光學，研究奈米光學元件取得電機博士學位。他于2019年加入臺灣Lumerical，現為臺灣Ansys Lumerical應用工程師，主要負責亞太地區技術支持、協助客戶使用Lumerical產品進行研發工作。
展開 報名 | Ansys Lumerical光子集成電路PIC無源器件的設計與仿真培訓
光子集成電路 (Photonic Integrated Circuit，PIC) 由于具備可實現高速光電轉換、高頻寬、低損耗等特性，并且可以大幅縮減模組尺寸及成本，將是未來發展的關鍵技術。Ansys Lumerical 為設計人員提供高性能光子仿真軟件，提供專門用于光子器件、電路和系統設計的模擬環境。針對PIC的應用，Lumerical提供包括光子有源器件，無源器件及circuit芯片級的完整解決方案。
5月25日，Ansys Lumerical光子集成電路PIC無源器件的設計與仿真網絡培訓即將開始，培訓將以PIC無源器件設計作為范例，針對FDTD及MODE兩個產品作深入淺出的介紹，從演算法到實際范例演示，包括完整軟件的操作、分析及設計流程。歡迎報名參加，本次培訓人數限定20人，席位有限先到先得！
時間：5月25日（星期二），14:00-17:00
培訓日程：
講師介紹：
陳致豪
陳致豪(Chih-Hao Chen)，大學就讀于清華大學電機系，在臺灣大學光電工程研究所取得碩士學位。畢業后曾就職于顯示器產業，研究液晶光學以及液晶顯示器光學設計，有六年液晶顯示器的設計經驗。在2020年加入Ansys/Lumerical擔任應用工程師，熟悉FDTD和MODE仿真工具。主要負責亞太地區客戶的技術支持，幫助客戶排除問題以及實現仿真目標，同時也協助介紹和推廣公司產品，不定期參加或協助舉辦研討會，分享光學相關領域的產品應用實例。
展開 6/24 Ansys Lumerical光子集成電路PIC 有源器件的設計與仿真
光了集成電路(Photonic Integrated Circuit, PIC) 由于具備可實現高速光電轉換、高頻寬、低損耗等特性，并且可以大幅縮減模組尺寸及成本，是未來發展的關鍵技術。Ansys Lumerical 為設計人員提供高性能光子模擬軟體，提供專門用于光子器件、電路和系統設計的模擬環境。針對PIC的應用，Lumerical提供包括光子有源器件，無源器件及circuit芯片級的完整解決方案。本次培訓將以PIC有源器件設計作為范例，針對Multiphysics產品作深入淺出的介紹 - 從演算法到實際范例演示，包括完整軟件的操作、分析及設計流程。
展開 6/10 聚焦5G：使用Ansys多物理仿真設計光子集成電路
活動合作伙伴：北京朔和科技有限公司
時間
2022年6月10日（周五 ）16:00-17:00
費用
免費
講師簡介
李偉 電磁工程師
高壓電器、電力系統領域從業十多年，對電力行業產品設計優化較為熟悉。針對高壓變壓器、高壓電力開關等產品的設計優化有著豐富的設計經驗。
適用人群
高壓電器、電力系統領域、電力行業研發設計人員、高壓電器、電力工程等領域的大專院校研究生。
點擊報名：https://v.ansys.com.cn/live/Em8LzuGo?source=jishulink
用于光子集成電路的集成微透鏡和光柵耦合器
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
一、概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章Lumerical 針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
第 2 步：使用 Zemax 進行宏觀設計（“OUT”方向）
步驟 1 中的 .zbf 文件被導入 OpticStudio 中，用于將光進一步傳播到光學系統中。
展開 【今日16:00直播】Synopsys-Ansys硅光芯片全新仿真方案解析
今日16:00，Ansys官方『Synopsys-Ansys硅光芯片全新仿真方案解析』研討會將介紹 Lumerical 與 Synopsys OptoCompiler? 的光子集成電路設計集成方案。感興趣的下滑預約學習??
時間：4月28日（星期二），16:00-17:00
內容簡介：
本次 webinar 將會介紹 Lumerical 與 Synopsys OptoCompiler? 的無縫集成，以應對光子集成電路設計中的復雜挑戰，通過我們集成的功能和工作流程，工程師可以無縫設計單個光子元件，模擬光子集成電路，創建和實現版圖，并使用專業的 Synopsys 工具進行電光協同仿真，最大限度地減少使用多工具的開銷。
講師：
蘇東榆 | 新思科技 資深光子技術解決方案工程師
蘇東榆，2010 年與 2012 年分別取得國立臺灣大學物理學系學士與碩士學位。在光學、光子學、集成電路與光通訊領域擁有超過十年的行業經驗，專注于光子集成電路（Photonic Integrated Circuits, PICs）的組件層級設計與優化、電路層級仿真、版圖實作以及實體驗證，并成功協助客戶于多種代工廠完成數百次 PIC tape-out。
周錚 | Ansys 光學應用技術主管
周錚，華中科技大學和巴黎十一大光電信息工程碩士，于2019年加入Ansys中國，現為Ansys光學應用工程師，主要負責Ansys Lumerical的技術支持和相關業務開發。
形式：線上
費用：免費
掃碼立即報名
(web: https://s.jishulink.com/I1Ev2g)
- -THE END- -
技術鄰簡介：
技術鄰，是一家深耕工科制造業領域逾二十年的專業技術平臺。
展開 
Ansys Lumerical | 用于光子集成電路的集成微透鏡和光柵耦合器
附件下載
聯系工作人員獲取附件
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章 Ansys Lumerical｜針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
展開 Lumerical案例 | 基于熱感知的WDM收發器光子電路仿真——Icepak集成
在這個例子中，Ansys Lumerical INTERCONNECT的光子集成電路(PIC)建模能力與Icepak強大的熱仿真能力相結合，用于仿真和設計波分復用(WDM)收發器，同時考慮封裝中其他區域（例如電子集成電路(EIC)、印刷電路板(PCB) 等）的發熱。
一、概述
本文以一個六通道WDM系統為例進行研究。該系統采用共封裝光學器件（CPO）設計，包含光電器件。由于電子集成電路（EIC）和印刷電路板（PCB）產生的熱量，緊湊型CPO內部的溫度變化會影響硅光子元件的性能。本文旨在：1）通過熱仿真了解CPO內部的溫度分布；2）找到電路板上WDM元件的理想位置，以減輕電子元件發熱帶來的不利影響。
首先，使用Icepak對整個封裝進行熱仿真。然后可以生成光子（硅）層的溫度分布圖，并將其導出以用于光子電路仿真。
接下來，將溫度分布圖導入INTERCONNECT軟件。INTERCONNECT軟件針對晶圓上不同的光學元件位置運行多次仿真。基于掃描結果，分析眼圖和誤碼率（BER）等性能指標，以確定晶圓上光學元件的理想布局。
步驟 1：Icepak中進行熱仿真
Icepak在運行時計算封裝溫度，并導出硅晶片網格坐標和相應的溫度。
上圖展示了用于熱分析的PCB板設計示例。綠色層為硅片，棕色層為PCB板。PCB板與硅片之間采用球柵陣列（BGA）連接。透明框內為位于PCB板頂部的集成電路（EIC），EIC用作熱源以啟動PCB板的熱分析。在本例中，我們將EIC視為均勻熱源，用戶也可以加載EIC的功率分布圖以進行更復雜的熱分析。
本次熱仿真中，EIC加熱數據來自芯片熱模型（CTM），焦耳加熱數據則來自SIwave。
展開 Ansys Lumerical | 光子集成電路之PN 耗盡型移相器仿真工作流
01 說明
本文旨在介紹Ansys Lumerical針對有源光子集成電路中PN耗盡型移相器的仿真分析方法。通過FDE和CHARGE求解器模擬并計算移相器的性能指標（如電容、有效折射率擾動和損耗等），并創建用于INTERCONNECT的緊湊模型，然后將其表征到INTERCONNECT的測試電路中實現，模擬反向偏置電壓對電路中信號相移的影響。
02 綜述
這里假設移相器的結構沿光傳播方向是均勻的，因此僅模擬器件的橫截面。我們將演示每個部分的仿真及結果。
步驟1：電學模擬
利用CHARGE求解器對移相器組件進行電學模擬，獲得電荷載流子的空間分布作為偏置電壓的函數，并將電荷分布數據導出為charge.mat文件。根據載流子濃度，我們也可以估計器件電容。
施加于器件的偏置電壓為0V(上)和-4V(下)時，移相器橫截面的電子分布曲線如下圖所示：
由圖可知，在沒有施加偏置電壓情況下，波導橫截面上的電荷分布是對稱的。通過施加足夠強的反向偏壓，由于pn結上耗盡區的加寬，電子被部分推出波導(向左)，導致波導上電荷分布發生相當顯著的變化。
電荷分布和耗盡區寬度的變化將改變結電容，器件的C-V曲線如下圖所示：
由圖可知，電子和空穴對結電容的貢獻非常相似，且由于耗盡區加寬，隨著施加更高的反向偏置電壓，二者對結電容的貢獻降低。電容的大小會影響移相器的工作速度(帶寬)，因此可以在電路模型中考慮這種影響。
步驟2：光學模擬
利用MODE求解器中的FDE模塊進行光學模擬，從電學模擬獲得的變化的載流子濃度改變了波導的折射率，所以波導的有效折射率與偏置電壓有關。
展開 中國集成電路設計業2017年會暨北京集成電路產業創新發展高峰論壇
“中國集成電路設計業2017年會暨北京集成電路產業創新發展高峰論壇”于2017年11月16日-17日在北京稻香湖景酒店隆重召開。歡迎光臨ANSYS 27號展位技術交流、現場抽獎。
