集成電路設(shè)計(jì)與仿真的案例
培訓(xùn)報(bào)名 | Ansys Lumerical光子集成電路PIC設(shè)計(jì)與仿真
尊敬的女士/先生，
誠(chéng)摯地邀請(qǐng)您參加Ansys Lumerical舉辦的光子集成電路PIC全產(chǎn)品培訓(xùn)。本次培訓(xùn)將詳細(xì)介紹Ansys Lumerical產(chǎn)品在光子集成電路PIC領(lǐng)域的應(yīng)用，包括器件級(jí)仿真（有源器件和無(wú)源器件），系統(tǒng)級(jí)仿真和緊湊模型庫(kù)（CML）的介紹，培訓(xùn)內(nèi)容將覆蓋器件和系統(tǒng)級(jí)仿真設(shè)計(jì)的案例演示，包括學(xué)員實(shí)際操作環(huán)節(jié)，本次培訓(xùn)活動(dòng)將為學(xué)員提供操作使用的License。期待您的參與！
報(bào)名 | Ansys Lumerical光子集成電路PIC Circuit 設(shè)計(jì)與仿真
溫馨提示：由于內(nèi)容豐富，本場(chǎng)會(huì)議已由原計(jì)劃1小時(shí)延長(zhǎng)至3小時(shí)，會(huì)議時(shí)段更新為：14:00 - 17:00
光子集成電路 (Photonic Integrated Circuit, PIC) 由于具備可實(shí)現(xiàn)高速光電轉(zhuǎn)換、高頻寬、低損耗等特性，并且可以大幅縮減模組尺寸及成本，是未來(lái)發(fā)展的關(guān)鍵技術(shù)。
Ansys Lumerical 為設(shè)計(jì)人員提供高性能光子仿真軟件，提供專門(mén)用于光子器件、電路和系統(tǒng)設(shè)計(jì)的模擬環(huán)境。針對(duì)PIC的應(yīng)用，Lumerical提供包括光子有源器件，無(wú)源器件及circuit芯片級(jí)的完整解決方案。7月15日，Ansys 即將推出網(wǎng)絡(luò)研討會(huì)【Ansys Lumerical光子集成電路PIC Circuit 設(shè)計(jì)與仿真】。
本次培訓(xùn)將以PIC Circuit設(shè)計(jì)作為范例，針對(duì)INTERCONNECT和CML Compiler產(chǎn)品作深入淺出的介紹 - 從演算法到實(shí)際范例演示，包括完整軟件的操作、分析及設(shè)計(jì)流程。
時(shí)間：7月15日（星期四），14:00-17:00
講師介紹：
陳奕豪博士
陳奕豪(Yi-Hao Chen)畢業(yè)于臺(tái)灣大學(xué)電機(jī)系，后于美國(guó)密西根大學(xué)電機(jī)研究所主修光學(xué)，研究奈米光學(xué)元件取得電機(jī)博士學(xué)位。他于2019年加入臺(tái)灣Lumerical，現(xiàn)為臺(tái)灣Ansys Lumerical應(yīng)用工程師，主要負(fù)責(zé)亞太地區(qū)技術(shù)支持、協(xié)助客戶使用Lumerical產(chǎn)品進(jìn)行研發(fā)工作。
展開(kāi) 中國(guó)集成電路設(shè)計(jì)業(yè)2017年會(huì)暨北京集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇
“中國(guó)集成電路設(shè)計(jì)業(yè)2017年會(huì)暨北京集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇”于2017年11月16日-17日在北京稻香湖景酒店隆重召開(kāi)。歡迎光臨ANSYS 27號(hào)展位技術(shù)交流、現(xiàn)場(chǎng)抽獎(jiǎng)。
報(bào)名 | Ansys Lumerical光子集成電路PIC無(wú)源器件的設(shè)計(jì)與仿真培訓(xùn)
光子集成電路 (Photonic Integrated Circuit，PIC) 由于具備可實(shí)現(xiàn)高速光電轉(zhuǎn)換、高頻寬、低損耗等特性，并且可以大幅縮減模組尺寸及成本，將是未來(lái)發(fā)展的關(guān)鍵技術(shù)。Ansys Lumerical 為設(shè)計(jì)人員提供高性能光子仿真軟件，提供專門(mén)用于光子器件、電路和系統(tǒng)設(shè)計(jì)的模擬環(huán)境。針對(duì)PIC的應(yīng)用，Lumerical提供包括光子有源器件，無(wú)源器件及circuit芯片級(jí)的完整解決方案。
5月25日，Ansys Lumerical光子集成電路PIC無(wú)源器件的設(shè)計(jì)與仿真網(wǎng)絡(luò)培訓(xùn)即將開(kāi)始，培訓(xùn)將以PIC無(wú)源器件設(shè)計(jì)作為范例，針對(duì)FDTD及MODE兩個(gè)產(chǎn)品作深入淺出的介紹，從演算法到實(shí)際范例演示，包括完整軟件的操作、分析及設(shè)計(jì)流程。歡迎報(bào)名參加，本次培訓(xùn)人數(shù)限定20人，席位有限先到先得！
時(shí)間：5月25日（星期二），14:00-17:00
培訓(xùn)日程：
講師介紹：
陳致豪
陳致豪(Chih-Hao Chen)，大學(xué)就讀于清華大學(xué)電機(jī)系，在臺(tái)灣大學(xué)光電工程研究所取得碩士學(xué)位。畢業(yè)后曾就職于顯示器產(chǎn)業(yè)，研究液晶光學(xué)以及液晶顯示器光學(xué)設(shè)計(jì)，有六年液晶顯示器的設(shè)計(jì)經(jīng)驗(yàn)。在2020年加入Ansys/Lumerical擔(dān)任應(yīng)用工程師，熟悉FDTD和MODE仿真工具。主要負(fù)責(zé)亞太地區(qū)客戶的技術(shù)支持，幫助客戶排除問(wèn)題以及實(shí)現(xiàn)仿真目標(biāo)，同時(shí)也協(xié)助介紹和推廣公司產(chǎn)品，不定期參加或協(xié)助舉辦研討會(huì)，分享光學(xué)相關(guān)領(lǐng)域的產(chǎn)品應(yīng)用實(shí)例。
展開(kāi) 
6/10 聚焦5G：使用Ansys多物理仿真設(shè)計(jì)光子集成電路
活動(dòng)合作伙伴：北京朔和科技有限公司
時(shí)間
2022年6月10日（周五 ）16:00-17:00
費(fèi)用
免費(fèi)
講師簡(jiǎn)介
李偉 電磁工程師
高壓電器、電力系統(tǒng)領(lǐng)域從業(yè)十多年，對(duì)電力行業(yè)產(chǎn)品設(shè)計(jì)優(yōu)化較為熟悉。針對(duì)高壓變壓器、高壓電力開(kāi)關(guān)等產(chǎn)品的設(shè)計(jì)優(yōu)化有著豐富的設(shè)計(jì)經(jīng)驗(yàn)。
適用人群
高壓電器、電力系統(tǒng)領(lǐng)域、電力行業(yè)研發(fā)設(shè)計(jì)人員、高壓電器、電力工程等領(lǐng)域的大專院校研究生。
點(diǎn)擊報(bào)名：https://v.ansys.com.cn/live/Em8LzuGo?source=jishulink
6/24 Ansys Lumerical光子集成電路PIC 有源器件的設(shè)計(jì)與仿真
光了集成電路(Photonic Integrated Circuit, PIC) 由于具備可實(shí)現(xiàn)高速光電轉(zhuǎn)換、高頻寬、低損耗等特性，并且可以大幅縮減模組尺寸及成本，是未來(lái)發(fā)展的關(guān)鍵技術(shù)。Ansys Lumerical 為設(shè)計(jì)人員提供高性能光子模擬軟體，提供專門(mén)用于光子器件、電路和系統(tǒng)設(shè)計(jì)的模擬環(huán)境。針對(duì)PIC的應(yīng)用，Lumerical提供包括光子有源器件，無(wú)源器件及circuit芯片級(jí)的完整解決方案。本次培訓(xùn)將以PIC有源器件設(shè)計(jì)作為范例，針對(duì)Multiphysics產(chǎn)品作深入淺出的介紹 - 從演算法到實(shí)際范例演示，包括完整軟件的操作、分析及設(shè)計(jì)流程。
展開(kāi) 集成電路器件與設(shè)計(jì)的橋梁
主要研究方向?yàn)槟M射頻集成電路：適用于5/6G毫米波通信的相控陣收發(fā)機(jī)芯片、鎖相環(huán)PLL芯片、毫米波功率放大器芯片、77GHz FMCW 雷達(dá)芯片、高速有線通信芯片、新型MoS2芯片設(shè)計(jì)等。
集成電路通常采用一定的工藝，把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在半導(dǎo)體襯底中。無(wú)論新型的二維芯片還是目前傳統(tǒng)的硅工藝芯片，其芯片的設(shè)計(jì)的主要目的仍然是實(shí)現(xiàn)特定的功能。從集成電路器件到芯片的設(shè)計(jì)中間的橋梁就是定制的模型和特定的拓?fù)浣Y(jié)構(gòu)。
本次以目前兩個(gè)熱門(mén)的題目為例說(shuō)明，首先新型的神經(jīng)網(wǎng)絡(luò)芯片。基于傳統(tǒng)的硅工藝神經(jīng)網(wǎng)絡(luò)芯片需要大量的乘法和加法單元實(shí)現(xiàn)卷積的運(yùn)算，如何實(shí)現(xiàn)低功耗高速的卷積運(yùn)算是其中的核心問(wèn)題，此外神經(jīng)網(wǎng)絡(luò)的輸入通常為傳感器的數(shù)據(jù)。傳感器芯片和神經(jīng)網(wǎng)絡(luò)芯片之間通常需要接口，大量的數(shù)據(jù)通過(guò)接口傳遞會(huì)消耗大量的功耗和芯片的面積。實(shí)現(xiàn)傳感和神經(jīng)運(yùn)算的結(jié)合是未來(lái)發(fā)展的重要方向，也是擬神經(jīng)計(jì)算的關(guān)鍵。二維器件具有光、電、磁、氣體等感應(yīng)，基于二維器件實(shí)現(xiàn)傳感是較為容易，但是基于二維的器件實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)運(yùn)算并不簡(jiǎn)單。相比于基于二維神經(jīng)單元，通過(guò)軟件實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)而言，二維芯片實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)并且集成前向傳播網(wǎng)絡(luò)芯片更具應(yīng)用價(jià)值。如何實(shí)現(xiàn)？首先是器件的建模，器件的建模打破了傳統(tǒng)二維芯片通過(guò)實(shí)驗(yàn)迭代的方式優(yōu)化電路，而是通過(guò)仿真不斷優(yōu)化器件，從而實(shí)現(xiàn)快速高質(zhì)量電路。
對(duì)于目前的5G和6G通信，毫米波芯片是傳輸?shù)年P(guān)鍵。對(duì)于毫米波電路而言，最為困難仍然是器件建模，隨著頻率的升高，傳統(tǒng)的模型已經(jīng)無(wú)法支撐高頻電路的設(shè)計(jì)。
展開(kāi) 數(shù)字電路集成設(shè)計(jì)
答：（1）設(shè)計(jì)工具與設(shè)計(jì)方法。隨著集成電路復(fù)雜程度的不斷提高，單個(gè)芯片容納器件的數(shù)量急劇增加，其設(shè)計(jì)工具也由最初的手工繪制轉(zhuǎn)為計(jì)算機(jī)輔助設(shè)計(jì)（CAD），相應(yīng)的設(shè)計(jì)工具根據(jù)市場(chǎng)需求迅速發(fā)展，出現(xiàn)了專門(mén)的EDA工具供應(yīng)商。目前，EDA主要市場(chǎng)份額為美國(guó)的Cadence、Synopsys和Mentor等少數(shù)企業(yè)所壟斷。中國(guó)華大集成電路設(shè)計(jì)中心是國(guó)內(nèi)唯一一家EDA開(kāi)發(fā)和產(chǎn)品供應(yīng)商。
（2）制造工藝與相關(guān)設(shè)備。集成電路加工制造是一項(xiàng)與專用設(shè)備密切相關(guān)的技術(shù)，俗稱“一代設(shè)備，一代工藝，一代產(chǎn)品”。在集成電路制造技術(shù)中，最關(guān)鍵的是薄膜生成技術(shù)和光刻技術(shù)。光刻技術(shù)的主要設(shè)備是曝光機(jī)和刻蝕機(jī)，目前在130nm的節(jié)點(diǎn)是以193nmDUV（Deep Ultraviolet Lithography）或是以光學(xué)延展的248nmDUV為主要技術(shù)，而在l00nm的節(jié)點(diǎn)上則有多種選擇：157nm DIJV、光學(xué)延展的193nm DLV和NGL.在70nm的節(jié)點(diǎn)則使用光學(xué)延展的157nm DIJV技術(shù)或者選擇NGL技術(shù)。到了35nm的節(jié)點(diǎn)范圍以下，將是NGL所主宰的時(shí)代，需要在EUV和EPL之間做出選擇。此外，作為新一代的光刻技術(shù)，X射線和離子投影光刻技術(shù)也在研究之中。
（3）測(cè)試。由于系統(tǒng)芯片（SoC）的測(cè)試成本幾乎占芯片成本的一半，因此未來(lái)集成電路測(cè)試面臨的最大挑戰(zhàn)是如何降低測(cè)試成本。結(jié)構(gòu)測(cè)試和內(nèi)置自測(cè)試可大大縮短測(cè)試開(kāi)發(fā)時(shí)間和降低測(cè)試費(fèi)用。另一種降低測(cè)試成本的測(cè)試方式是采用基于故障的測(cè)試。在廣泛采用將不同的IP核集成在一起的情況下，還需解決時(shí)鐘異步測(cè)試問(wèn)題。另一個(gè)要解決的問(wèn)題是提高模擬電路的測(cè)試速度。
（4）封裝。電子產(chǎn)品向便攜式/小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展的市場(chǎng)需求對(duì)電路組裝技術(shù)提出了苛刻需求，集成電路封裝技術(shù)正在朝以下方向發(fā)展：
①裸芯片技術(shù)。
展開(kāi) Lumerical光子集成電路光電元件設(shè)計(jì)
光子集成電路 (PIC) 是眾多當(dāng)前和下一代產(chǎn)品的關(guān)鍵支撐技術(shù)。PIC 將微電子領(lǐng)域常見(jiàn)的半導(dǎo)體材料和制造工藝與光的編碼、傳輸和檢測(cè)相結(jié)合，通過(guò)將帶寬與計(jì)算核心之間的距離拉近，改變了數(shù)據(jù)中心的通信方式，并加速了自動(dòng)駕駛領(lǐng)域 LiDAR 和未來(lái)信息處理領(lǐng)域量子計(jì)算等新興應(yīng)用的發(fā)展。
電子和光子之間的連接是通過(guò)能夠在光信道上編碼電信號(hào)，并將光轉(zhuǎn)換回電信號(hào)來(lái)恢復(fù)信息的器件實(shí)現(xiàn)的。在 PIC 中，電光調(diào)制器和光電探測(cè)器是實(shí)現(xiàn)這些轉(zhuǎn)換的基本光電元件。
隨著對(duì)帶寬、功效和靈敏度的需求不斷增長(zhǎng)，需要尖端的仿真技術(shù)將器件模型與制造工藝及其完整的多物理場(chǎng)行為聯(lián)系起來(lái)。將 Silvaco Victory Process 與 Ansys Lumerical 軟件相結(jié)合，實(shí)現(xiàn)支持 TCAD 的光子器件仿真，為設(shè)計(jì)師和工程師提供了必要的工具，可以完整準(zhǔn)確地預(yù)測(cè)、分析和優(yōu)化光電器件的行為。
工作流概述
光子集成電路 (PIC) 的光電元件設(shè)計(jì)始于對(duì)物理結(jié)構(gòu)和摻雜分布的精確建模，這些結(jié)構(gòu)和摻雜分布定義了器件的光學(xué)和電學(xué)行為。目標(biāo)是創(chuàng)建一個(gè)能夠反映制造后的器件的物理模型。設(shè)計(jì)流程從制造工藝的輸入開(kāi)始：材料和掩模圖案與蝕刻、注入、退火和生長(zhǎng)條件相結(jié)合。雖然結(jié)構(gòu)的幾何 CAD 模型可以作為早期設(shè)計(jì)探索的起點(diǎn)，但使用 Silvaco Victory Process 進(jìn)行工藝仿真對(duì)于建立制造步驟和最終物理結(jié)構(gòu)之間的聯(lián)系是必不可少的。圖 1 說(shuō)明了使用 Victory Process 輸入進(jìn)行光子器件仿真的工作流程。
圖 1. Ansys Lumerical 光子器件仿真工作流程，其中采用 Silvaco Victory Process 的 TCAD 輸入
幾何效應(yīng)（例如受蝕刻影響的側(cè)壁角度和共形沉積的層界面）對(duì)于精確仿真光傳播非常重要 [1]。
展開(kāi) 集成電路如何破局，EDA設(shè)計(jì)優(yōu)化是重要手段
來(lái)源 | 本文為安世亞太原創(chuàng)作品，上海安世亞太授權(quán)轉(zhuǎn)載
前言
EDA是處于集成電路產(chǎn)業(yè)鏈最上游的一環(huán)，是數(shù)字經(jīng)濟(jì)的支點(diǎn)。隨著集成電路工藝技術(shù)的更新升級(jí)，行業(yè)壁壘也越來(lái)越高。摩爾定律在半導(dǎo)體行業(yè)發(fā)展中引導(dǎo)了半個(gè)多世紀(jì)，但隨著制程節(jié)點(diǎn)進(jìn)入10納米之后，單純依靠提升工藝來(lái)壓縮尺寸擴(kuò)展晶體數(shù)量的方法已無(wú)法充分滿足發(fā)展需求。芯片性能提升將更多需要依靠電路設(shè)計(jì)及算法優(yōu)化等技術(shù)手段來(lái)加強(qiáng)補(bǔ)足，這也促使EDA領(lǐng)域的設(shè)計(jì)模式亟待突破性攻關(guān)。
快速設(shè)計(jì)優(yōu)化技術(shù)
EDA領(lǐng)域的快速設(shè)計(jì)優(yōu)化技術(shù)主要分為快速設(shè)計(jì)和設(shè)計(jì)優(yōu)化兩條支線。
快速設(shè)計(jì)技術(shù)適用于在具備成熟的設(shè)計(jì)經(jīng)驗(yàn)、豐富的設(shè)計(jì)資源基礎(chǔ)上，通過(guò)繼承復(fù)用的方式建立新的設(shè)計(jì)。
設(shè)計(jì)優(yōu)化技術(shù)是以仿真評(píng)估及優(yōu)化算法為基礎(chǔ)，對(duì)設(shè)計(jì)模型進(jìn)行選型及參數(shù)調(diào)整，實(shí)現(xiàn)性能最優(yōu)化設(shè)計(jì)。
通過(guò)對(duì)設(shè)計(jì)資源的積累、快速設(shè)計(jì)和設(shè)計(jì)優(yōu)化的功能集成、綜合考慮不同設(shè)計(jì)階段的模型構(gòu)建和應(yīng)用方式，即可形成綜合設(shè)計(jì)仿真應(yīng)用場(chǎng)景，提供多層級(jí)建模和仿真交互應(yīng)用模式，支撐多階段模型迭代和優(yōu)化設(shè)計(jì)過(guò)程。
多維度模型封裝
EDA設(shè)計(jì)對(duì)象為電子產(chǎn)品，小到芯片/封裝，大到模塊/系統(tǒng)，首先需滿足電氣性能要求。性能要求的設(shè)計(jì)和確認(rèn)通常采用算法求解及設(shè)備測(cè)試等手段，在設(shè)計(jì)中期可利用商用EDA工具進(jìn)行仿真分析。在此基礎(chǔ)上，形成多層級(jí)、多維度的模型封裝方法，提供統(tǒng)一標(biāo)準(zhǔn)接口進(jìn)行集成評(píng)估。
圖 1 多層級(jí)模型封裝示意
針對(duì)不同級(jí)別的模型，調(diào)用代理模型封裝方法或等效模型封裝方法，形成統(tǒng)一標(biāo)準(zhǔn)接口的仿真模型。由標(biāo)準(zhǔn)模型構(gòu)建的系統(tǒng)鏈路，可以根據(jù)不同的應(yīng)用場(chǎng)景調(diào)用多種求解工具進(jìn)行仿真計(jì)算，完成鏈路的性能評(píng)估。
展開(kāi) 集成電路如何破局，EDA設(shè)計(jì)優(yōu)化是重要手段 ￥500
EDA是處于集成電路產(chǎn)業(yè)鏈最上游的一環(huán)，是數(shù)字經(jīng)濟(jì)的支點(diǎn)。隨著集成電路工藝技術(shù)的更新升級(jí)，行業(yè)壁壘也越來(lái)越高。摩爾定律在半導(dǎo)體行業(yè)發(fā)展中引導(dǎo)了半個(gè)多世紀(jì)，但隨著制程節(jié)點(diǎn)進(jìn)入10納米之后，單純依靠提升工藝來(lái)壓縮尺寸擴(kuò)展晶體數(shù)量的方法已無(wú)法充分滿足發(fā)展需求。芯片性能提升將更多需要依靠電路設(shè)計(jì)及算法優(yōu)化等技術(shù)手段來(lái)加強(qiáng)補(bǔ)足，這也促使EDA領(lǐng)域的設(shè)計(jì)模式亟待突破性攻關(guān)。
快速設(shè)計(jì)優(yōu)化技術(shù)
EDA領(lǐng)域的快速設(shè)計(jì)優(yōu)化技術(shù)主要分為快速設(shè)計(jì)和設(shè)計(jì)優(yōu)化兩條支線。10月19日-20日，安世亞太技術(shù)專家將在研討會(huì)與大家共同討論相關(guān)話題，文末查看參與方式。
點(diǎn)擊視頻，查看精彩內(nèi)容
快速設(shè)計(jì)技術(shù)
適用于在具備成熟的設(shè)計(jì)經(jīng)驗(yàn)、豐富的設(shè)計(jì)資源基礎(chǔ)上，通過(guò)繼承復(fù)用的方式建立新的設(shè)計(jì)。
設(shè)計(jì)優(yōu)化技術(shù)
是以仿真評(píng)估及優(yōu)化算法為基礎(chǔ)，對(duì)設(shè)計(jì)模型進(jìn)行選型及參數(shù)調(diào)整，實(shí)現(xiàn)性能最優(yōu)化設(shè)計(jì)。
展開(kāi) 
Ansys Lumerical | 光子集成電路光電元件設(shè)計(jì)
光子集成電路 (PIC) 是眾多當(dāng)前和下一代產(chǎn)品的關(guān)鍵支撐技術(shù)。PIC 將微電子領(lǐng)域常見(jiàn)的半導(dǎo)體材料和制造工藝與光的編碼、傳輸和檢測(cè)相結(jié)合，通過(guò)將帶寬與計(jì)算核心之間的距離拉近，改變了數(shù)據(jù)中心的通信方式，并加速了自動(dòng)駕駛領(lǐng)域 LiDAR 和未來(lái)信息處理領(lǐng)域量子計(jì)算等新興應(yīng)用的發(fā)展。
電子和光子之間的連接是通過(guò)能夠在光信道上編碼電信號(hào)，并將光轉(zhuǎn)換回電信號(hào)來(lái)恢復(fù)信息的器件實(shí)現(xiàn)的。在 PIC 中，電光調(diào)制器和光電探測(cè)器是實(shí)現(xiàn)這些轉(zhuǎn)換的基本光電元件。
隨著對(duì)帶寬、功效和靈敏度的需求不斷增長(zhǎng)，需要尖端的仿真技術(shù)將器件模型與制造工藝及其完整的多物理場(chǎng)行為聯(lián)系起來(lái)。將 Silvaco Victory Process 與 Ansys Lumerical 軟件相結(jié)合，實(shí)現(xiàn)支持 TCAD 的光子器件仿真，為設(shè)計(jì)師和工程師提供了必要的工具，可以完整準(zhǔn)確地預(yù)測(cè)、分析和優(yōu)化光電器件的行為。
工作流概述
光子集成電路 (PIC) 的光電元件設(shè)計(jì)始于對(duì)物理結(jié)構(gòu)和摻雜分布的精確建模，這些結(jié)構(gòu)和摻雜分布定義了器件的光學(xué)和電學(xué)行為。目標(biāo)是創(chuàng)建一個(gè)能夠反映制造后的器件的物理模型。設(shè)計(jì)流程從制造工藝的輸入開(kāi)始：材料和掩模圖案與蝕刻、注入、退火和生長(zhǎng)條件相結(jié)合。雖然結(jié)構(gòu)的幾何 CAD 模型可以作為早期設(shè)計(jì)探索的起點(diǎn)，但使用 Silvaco Victory Process 進(jìn)行工藝仿真對(duì)于建立制造步驟和最終物理結(jié)構(gòu)之間的聯(lián)系是必不可少的。圖 1 說(shuō)明了使用 Victory Process 輸入進(jìn)行光子器件仿真的工作流程。
圖 1. Ansys Lumerical 光子器件仿真工作流程，其中采用 Silvaco Victory Process 的 TCAD 輸入
幾何效應(yīng)（例如受蝕刻影響的側(cè)壁角度和共形沉積的層界面）對(duì)于精確仿真光傳播非常重要 [1]。
展開(kāi) 無(wú)錫濱湖發(fā)力集成電路設(shè)計(jì) 設(shè)立20億產(chǎn)業(yè)基金
作為現(xiàn)代信息社會(huì)的基石，集成電路在各行各業(yè)應(yīng)用廣泛，江蘇無(wú)錫市也著力發(fā)展集成電路產(chǎn)業(yè)。7月27日，無(wú)錫濱湖區(qū)舉行集成電路設(shè)計(jì)產(chǎn)業(yè)重大項(xiàng)目簽約暨2018無(wú)錫太湖創(chuàng)“芯”峰會(huì)，無(wú)錫市與中國(guó)信息安全測(cè)評(píng)中心簽訂戰(zhàn)略合作協(xié)議，神威AI、中科芯創(chuàng)芯芯片、深圳天基通訊等15個(gè)項(xiàng)目同步簽約，涉及芯片設(shè)計(jì)應(yīng)用及相關(guān)產(chǎn)業(yè)，總投資近20億元。
無(wú)錫市副市長(zhǎng)高亞光介紹，無(wú)錫集成電路產(chǎn)業(yè)曾為南方微電子基地，并承擔(dān)“908”工程，為中國(guó)培養(yǎng)了一批微電子管理、技術(shù)和市場(chǎng)應(yīng)用隊(duì)伍，規(guī)模居江蘇省和全國(guó)同類城市前列。歷經(jīng)20余年發(fā)展，無(wú)錫集成電路已形成從設(shè)計(jì)、制造、封裝測(cè)試和其他的裝備等配套完善的產(chǎn)業(yè)鏈，其中，華宏、海力士二工廠等均落戶無(wú)錫。
據(jù)了解，目前僅無(wú)錫市濱湖區(qū)已聚集40余家集成電路設(shè)計(jì)相關(guān)企業(yè)，包括中科芯、卓勝微電子、華大國(guó)奇等一批具備一定規(guī)模的企業(yè)。截至2018年5月底，濱湖區(qū)21家集成電路列統(tǒng)企業(yè)規(guī)模以上工業(yè)產(chǎn)值18.3億元，同比增長(zhǎng)30.6%。其中，高性能集成電路設(shè)計(jì)產(chǎn)業(yè)營(yíng)業(yè)收入17.3億元，同比增長(zhǎng)37.9%。橙芯微電子、新潔能和旭康微電子等重點(diǎn)企業(yè)發(fā)展迅速，同比增長(zhǎng)均超50%。
為進(jìn)一步補(bǔ)齊集成電路產(chǎn)業(yè)鏈，無(wú)錫市濱湖區(qū)還在蠡園開(kāi)發(fā)區(qū)設(shè)立集成電路設(shè)計(jì)企業(yè)集聚區(qū)——蠡園開(kāi)發(fā)區(qū)集成電路設(shè)計(jì)中心，打造集成電路設(shè)計(jì)基地。同時(shí)制定出臺(tái)了《濱湖區(qū)集成電路設(shè)計(jì)產(chǎn)業(yè)發(fā)展規(guī)劃(2018-2025)》，設(shè)立20億元集成電路設(shè)計(jì)產(chǎn)業(yè)發(fā)展基金。“我們將以‘招、投、扶’形式全方位、全系列地覆蓋集成電路設(shè)計(jì)企業(yè)。”無(wú)錫市濱湖區(qū)經(jīng)信局局長(zhǎng)鄭天羽表示，濱湖始終把集成電路設(shè)計(jì)產(chǎn)業(yè)作為推進(jìn)新一代信息技術(shù)產(chǎn)業(yè)的重點(diǎn)優(yōu)選產(chǎn)業(yè)，“有為政府”助推之手將在產(chǎn)業(yè)引育持續(xù)發(fā)力，促進(jìn)集成電路設(shè)計(jì)產(chǎn)業(yè)的開(kāi)拓創(chuàng)新、優(yōu)化升級(jí)與融合發(fā)展。
展開(kāi) 集成電路 | 華中科技大學(xué)成立未來(lái)技術(shù)學(xué)院和集成電路學(xué)院
來(lái)源 ：中國(guó)新聞網(wǎng)、長(zhǎng)江日?qǐng)?bào)
7月14日華中科技大學(xué)未來(lái)技術(shù)學(xué)院、集成電路學(xué)院7月14日在武漢同時(shí)揭牌成立，將著眼于新一輪科技革命和產(chǎn)業(yè)變革大勢(shì)，致力于培養(yǎng)相關(guān)領(lǐng)域創(chuàng)新型人才，推動(dòng)產(chǎn)業(yè)發(fā)展。
華中科技大學(xué)未來(lái)技術(shù)學(xué)院是教育部2021年5月批準(zhǔn)成立的首批12所未來(lái)技術(shù)學(xué)院之一，由中國(guó)科學(xué)院院士丁漢擔(dān)任院長(zhǎng)。
丁漢表示，未來(lái)技術(shù)學(xué)院服務(wù)國(guó)家戰(zhàn)略需求，圍繞“大工程、大健康”承擔(dān)重大項(xiàng)目，依托武漢光電國(guó)家研究中心、國(guó)家數(shù)字化設(shè)計(jì)與制造創(chuàng)新中心等重大科研平臺(tái)，在智能制造、生物醫(yī)學(xué)成像、光電子芯片與系統(tǒng)、人工智能等未來(lái)核心關(guān)鍵技術(shù)上取得突破，支撐創(chuàng)新拔尖人才培養(yǎng)。
自1960年創(chuàng)辦半導(dǎo)體相關(guān)專業(yè)以來(lái)，華中科技大學(xué)先后獲批國(guó)家集成電路人才培養(yǎng)基地、國(guó)家示范性微電子學(xué)院、國(guó)家集成電路產(chǎn)教融合創(chuàng)新平臺(tái)，積累了雄厚的集成電路學(xué)科基礎(chǔ)。
據(jù)介紹，學(xué)院著眼于未來(lái)科學(xué)技術(shù)原創(chuàng)，瞄準(zhǔn)國(guó)家未來(lái)發(fā)展的國(guó)之戰(zhàn)略重器，針對(duì)產(chǎn)業(yè)發(fā)展的邏輯體系凝練未來(lái)戰(zhàn)略方向，旨在建立以交叉研究為基礎(chǔ)的人才培養(yǎng)模式，促進(jìn)教育鏈、人才鏈與產(chǎn)業(yè)鏈、創(chuàng)新鏈之間的有機(jī)融合，進(jìn)而推動(dòng)高校體制機(jī)制創(chuàng)新，落實(shí)未來(lái)科技創(chuàng)新領(lǐng)軍人才的前瞻性和戰(zhàn)略性培養(yǎng)。
展開(kāi) Ansys Lumerical | 光子 PDK 合作代工廠速覽
隨著硅光技術(shù)與光子集成電路（PIC）快速發(fā)展，半導(dǎo)體代工廠的工藝設(shè)計(jì)套件（PDK）已成為鏈接設(shè)計(jì)與制造的關(guān)鍵橋梁。Ansys Lumerical 多年來(lái)與全球多家領(lǐng)先半導(dǎo)體代工廠深度合作，為其 PDK 開(kāi)發(fā)提供高精度仿真能力與驗(yàn)證流程支持，助力客戶更快實(shí)現(xiàn)可制造、可量產(chǎn)的光子芯片設(shè)計(jì)。本篇將帶你快速了解 Lumerical 已合作的代工廠及其PDK生態(tài)。
CompoundTek
Foundry PDK
最新版本：V3.0
發(fā)布日期：2022年6月
工藝技術(shù)
SOISiNEpitaxial Ge
Ansys Lumerical解決方案
器件設(shè)計(jì)
使用 Ansys Lumerical process file和layer builder，在 Ansys Lumerical Multiphysics 工具中進(jìn)行與代工廠兼容的自定義器件設(shè)計(jì)。在 Cadence Virtuoso 中動(dòng)態(tài)地將設(shè)計(jì)版圖傳輸?shù)絃umerical Multiphysics 工具中生成 3D 幾何體。
線路設(shè)計(jì)
使用 Lumerical INTERCONNECT 緊湊模型在 INTERCONNECT 中進(jìn)行電光集成電路設(shè)計(jì)并與 Virtuoso進(jìn)行電光聯(lián)合仿真。使用 Ansys Verilog-A 模型在 Virtuoso 中進(jìn)行電光集成電路設(shè)計(jì)與仿真。使用蒙特卡羅分析工具，對(duì)采用 INTERCONNECT 和 Verilog-A 模型設(shè)計(jì)的電路進(jìn)行基于代工廠工藝變化的良率分析。將 INTERCONNECT 中的電路原理圖轉(zhuǎn)換為 GDSFactory 中的線路版圖。
展開(kāi) 