微納光刻技術的案例
光刻技術第2期 | 光刻中的OPC技術
01/簡介
光學鄰近修正（Optical Proximity Correction，簡稱OPC）是半導體制造領域中應用廣泛的光刻分辨率增強技術。該技術的核心作用是通過對掩模版上的圖形進行預先調整，補償光刻過程中因光學鄰近效應產生的圖形失真，進而擴大工藝窗口，確保晶圓芯片上形成的實際圖形能精準復刻設計意圖。
02/OPC技術的應用必要性
OPC技術的應用需求源于芯片線寬尺寸持續微縮帶來的光學鄰近效應加劇問題。在光刻工藝中，光刻機光學系統本身存在一定局限性，加之光路傳播過程中不可避免地會發生衍射與干涉現象，導致曝光在晶圓上的圖形與掩模版原始設計圖形出現明顯偏差。常見的失真表現包括線端縮短、線寬變窄、直角圖形被圓化等。
這種未修正的圖形失真會產生嚴重后果：一方面會大幅壓縮光刻工藝窗口，即保障圖形質量的工藝參數范圍急劇縮小；另一方面極端情況下可能導致工藝窗口完全消失，使得芯片制造良率遠低于量產要求。正是為了抵消這些誤差、規避上述風險，OPC技術通過對掩模圖形進行針對性的人為預先修正，成為半導體光刻工藝中不可或缺的關鍵環節。
RBOPC前后對比示意圖
03/光輔助圖形的應用與作用
曝光輔助圖形（Sub-Resolution Assist Feature, SRAF）是OPC技術中常用的工藝窗口增強手段，與掩模圖形修正形成有效互補。其核心原理是在稀疏分布的主圖形周圍，添加尺寸遠小于主圖形的輔助結構——這些輔助圖形的尺寸低于光刻機的分辨率閾值，在曝光后不會在晶圓上形成實際成像，但能改變局部光照分布，使稀疏圖形區域的光照條件接近密集圖形區域，從而擴大不同圖形布局下的公共工藝窗口。
展開 光刻技術第1期 | 計算光刻技術介紹
當傳統光刻逼近物理極限，計算光刻憑借光學仿真、圖形校正等核心能力，成為突破芯片特征尺寸瓶頸、有效保障生產良率的關鍵支撐，廣泛賦能消費電子、高端制造等核心領域。
武漢二元科技深諳光刻技術的核心作用，未來將深耕計算光刻領域，此文章為該系列第一篇，后續將持續更新計算光刻系列文章，推動計算光刻技術突破，助力光電產業發展。
01/簡介
計算光刻技術作為分辨率增強技術的重要延伸，其核心定義是借助計算機輔助技術，提升光刻工藝中圖形轉移的保真度。這一技術的出現，與集成電路產業的發展需求密切相關——隨著芯片特征尺寸持續縮小，傳統光刻技術逐漸逼近物理極限，分辨率提升遭遇瓶頸，而計算光刻通過數值建模與工藝仿真優化的核心路徑，成為突破這一瓶頸、提高光刻分辨率的關鍵解決方案。
該技術的核心體系涵蓋光學成像物理仿真、光學鄰近效應校正以及光源-掩膜協同優化等關鍵技術。其作用機制在于，通過專業軟件對光刻系統的核心元素（包括光源、掩膜版、光學鏡頭等）進行精準模擬與參數優化，從技術層面助力光刻機突破硬件限制，更精準地刻蝕芯片的微小結構。最終，這一技術不僅實現了光刻分辨率的顯著提升，還有效保障了芯片生產的良率，為集成電路向更小特征尺寸發展提供了核心支撐。
02/關鍵技術原理與方法
在計算光刻的核心技術體系中，光學鄰近效應校正（OPC）與光源掩模聯合優化（SMO）是兩大關鍵技術，二者從不同維度提升圖形轉移精度與光刻分辨率，共同構筑起計算光刻的技術核心。
光學鄰近效應校正（OPC）以修正光刻后圖形缺陷和變形為核心目標，是保障圖形復刻精度的基礎技術。
展開 光刻技術第3期 | 光刻中的SMO技術
image_process=/format,webp" data-initial-src="https://img.jishulink.com/202511/attachment/e25b7a11906347d38fab76a532d81e55.png">
</figure>
</figure><p><br></p><p class="ql-align-justify"><br></p><p class="ql-align-justify"><br></p><p><strong>02/SMO的基本概念與必要性</strong></p><p><br></p><p>光源掩模協同優化（SMO）是面向極小尺寸圖形光刻的核心分辨率增強技術，核心目標是通過同步優化光刻工藝中的光源與掩模參數，改善超小尺寸技術節點的光刻工藝窗口與光學成像表現。</p><p><br></p><p>在28納米及以上技術節點，光刻工藝通常采用環形、雙極型等固定形狀光源，光學鄰近效應校正（OPC）技術僅需基于既定光源對掩模形狀進行修正，即可滿足工藝需求。但當技術節點推進至14納米及以下時，圖形尺寸逼近193納米浸沒式光刻的物理極限，傳統固定光源已無法提供足夠工藝窗口，此時SMO技術成為破解這一瓶頸的有效方案。
展開 是DUV光刻機！ASML澄清中芯國際批量購買協議：只與DUV光刻技術有關，細說DUV和EUV光刻區別
當然除了浸潤式光刻和多重曝光，還有很多技術可以幫助進一步減小半導體制造工藝中的關鍵尺寸。但是比起用各種技術優化，直接更換光源會有較大的提升
，即從波長為193nm的DUV光刻機換成波長大致為13.5nm的EUV光刻機。
一臺光刻機由上萬個部件組成，有人形容稱這是一種集合了數學、光學、流體力學、高分子物理與化學、表面物理與化學、精密儀器、機械、自動化、軟件、圖像識別領域頂尖技術的產物。
在全球范圍內，光刻機市場幾乎被 3 家廠商瓜分：荷蘭的阿斯麥（ASML）、日本的尼康（Nikon）和佳能（Canon）。
在這 3 家中，ASML 又是當之無愧的一哥。據中銀國際報告，阿斯麥全球市場市占率高達 89%，其余兩家的份額分別是 8% 和 3%，加起來僅有 11%。在 EUV 光刻機市場中，ASML 的市占率則是100%。
雖然目前中國對于光刻機的制造幾乎還在起步階段。但近年來，國家加大了對半導體行業的投入。
2019 年 4 月，武漢光電國家研究中心甘棕松團隊，采用二束激光，在自研的光刻膠上，突破光束衍射極限的限制，并使用遠場光學的辦法，光刻出最小 9nm 線寬的線段。
2020 年初，中科院對外宣稱已經攻克了 2nm 工藝的難題，相關研究成果已經發布到國際微電子器件領域的期刊當中。
展開 
光刻技術第4期 | 光刻成像理論
01/簡介
光刻成像理論的演進與物鏡NA發展緊密耦合。半導體工藝早期，光刻系統以低數值孔徑（NA<1）為特征，光的傳播與成像可通過標量光刻成像理論精準描述，其核心是將光場視為標量、忽略偏振特性，該簡化在低NA場景下誤差極小且能降低模型復雜度，為早期光刻技術產業化奠定理論基礎。
此階段技術研發圍繞“標量計算光刻成像RET”展開，基于瑞利-索末菲衍射模型等標量模型，結合光源優化、OPC等逆向算法，通過調整光源強度、修正掩模邊緣等補償光學鄰近效應，實現關鍵尺寸（CD）精準控制，例如90nm-45nm節點中，標量計算光刻通過添加SRAF拓寬工藝窗口，滿足當時芯片制造需求。
隨著工藝進入28nm及以下節點，為突破衍射極限，光刻系統采用高數值孔徑（NA>1）浸沒式設計，通過填充高折射率（n≈1.44）液體將有效NA提升至1.35以上。此時光的偏振特性影響不可忽略，高NA下光場在物鏡邊緣傳播方向與光軸夾角增大，不同偏振態光的衍射效率和傳播特性存在差異，標量理論“忽略偏振”的假設會導致成像誤差劇增，無法滿足CD均勻性要求，這一瓶頸直接推動光刻成像理論從“標量”向“矢量”范式轉換，矢量光刻成像理論隨之產生。
02/矢量成像模型
二維矢量光刻成像模型聚焦平面圖形的高保真成像，主要應用于邏輯芯片的二維關鍵圖形（如柵極、接觸孔陣列）。它在局部坐標系和全局坐標系下分別構建理論框架，局部坐標系以單個圖形單元為原點，可簡化局部光場計算，實現單個圖形 CD 均勻性與邊緣精度的精細優化；全局坐標系以整個曝光視場為基準，能分析全視場偏振像差的空間分布差異，實現全視場二維圖形成像均勻性的全局優化。
展開 衍射及微納光學系統的分析、設計與加工技術
在傳統衍射光學理論之上，再進一步討論微納光學領域中的矢量衍射理論，并以此為基礎闡明多種微納光學元件（如偏振元件）的設計理念。與理論設計相應的，課程中另一個重要方面是加工技術。如何根據需要選擇合適的加工技術，是以質量為先還是需要考慮批量加工成本，這些問題也會在課程中討論。此外，更重要的一點是，衍射和微納元件的設計與加工技術往往是關聯的，甚至是有所制約的。因此，我們會在課程中指明元件加工工藝以及設計方法之間的關系，并且在講授相關內容的同時輔以VirtualLab Fusion在此方面的設計及建模方法，從而做到真正的學以致用，加速在微納光學領域的領悟及開拓。
展開 光刻技術第5期 | 二維矢量光刻成像
01/簡介
光刻技術，作為半導體芯片制造的“靈魂工序”，直接決定芯片的制程精度與性能上限，更是全球半導體產業競爭的核心制高點。當制程節點邁入5nm及以下的精微領域，芯片關鍵尺寸已逼近原子級別，傳統標量成像理論因無法精準捕捉光的偏振特性對成像精度的影響，已難以滿足關鍵尺寸均勻性（CDU）的嚴苛要求，制程升級陷入瓶頸。
在此背景下，二維矢量光刻成像模型應勢而生，憑借對矢量光場與偏振像差的精準把控，成功突破衍射極限，成為先進邏輯芯片制造的核心技術支撐，為7nm、5nm乃至3nm制程的落地注入強勁動力，推動半導體產業實現跨越式發展。
矢量光刻成像模型
二維矢量光刻成像流程簡潔高效且精準可控，每一步都經過嚴苛的技術打磨：光源經定制化照明系統進行勻光、偏振調控后，均勻照射在高精度掩模上，掩模上的二維圖形會對入射光進行選擇性衍射；衍射出的光進入高數值孔徑物鏡系統后，系統會在入瞳與出瞳處通過特殊光學結構完成偏振態、相位及振幅的精準調控，濾除無效雜光，保留有效成像光；最終，經過調控的光在硅片像面精準匯聚，實現高保真成像。
整個過程中，掩模圖形的最終成像光強，由不同照明出瞳點照射形成的像光強疊加而成，這種疊加機制確保了即使在大視場曝光場景下，圖形的邊緣精度與內部均勻性也能得到雙重保障，有效避免了傳統光刻中“邊緣模糊、中心失真”的問題。
02/構造模型
1.物方衍射遠場：
采用傅里葉變換技術，將掩模表面復雜的光場分布轉化為物方衍射遠場Efar，分離不同偏振方向的光場分量特征。而近場光場的形成直接與入射照明光的偏振態有關，通過提前調控照明光偏振方向，可針對性強化關鍵圖形的光場信號。
展開 光刻技術第21期 | BCS計算光刻理論
01/簡介
隨著集成電路制程持續向3nm及以下節點突破，光刻系統中的光學衍射、掩模三維效應與光致抗蝕劑非線性響應形成強耦合，使光源-掩模優化、光學鄰近校正等核心環節面臨“精度-效率-魯棒性”三重挑戰。
傳統線性壓縮感知技術因難以刻畫光刻系統的復雜非線性映射，優化結果易出現工藝窗口收縮；經典貝葉斯方法雖具備統計建模優勢，但固定先驗分布無法適配多樣化光刻圖形，導致最優信號估計精度不足。在此背景下，融合貝葉斯統計與壓縮感知的BCS（Bayesian Compressed Sensing）計算光刻理論應運而生，成為破解上述瓶頸的關鍵理論支撐。
BCS計算光刻理論的核心優勢在于通過統計建模與稀疏優化的協同，實現光刻系統的精準調控，其技術體系圍繞三大關鍵模塊構建：BCS問題模型作為理論基礎，通過融入光刻物理機理建立稀疏信號與觀測數據的關聯，突破線性模型的適配局限；
先驗分布與邊緣概率密度建模為統計推斷提供依據，動態適配不同圖形特征的稀疏性規律，提升模型魯棒性；最優信號估計與迭代優化則為工程化求解提供路徑，通過高效迭代算法實現精度與效率的平衡。本文聚焦BCS計算光刻理論體系，系統解析各核心模塊的構建邏輯與內在關聯，闡明其在光刻優化中的作用機理，為先進計算光刻技術的工程化應用提供理論支撐。
在先進制程光刻的光源優化中，貝葉斯壓縮感知（BCS）光源優化技術是實現“少測量、高精度、易制造”光源的核心支撐——它以概率統計與先驗約束為核心，讓光源信號的重構既高效又貼合實際工藝需求。
展開 光刻技術第6期 | 三維嚴格矢量光刻成像
04/先進技術與未來發展方向
厚掩模衍射精準建模技術突破了傳統薄掩模近似瓶頸，基于嚴格耦合波分析（RCWA）與時域有限差分（FDTD）方法，構建厚掩模多層結構的電磁散射模型，通過旋轉變換與維度縮減算法降低計算開銷，實現掩模吸收層散射效應的精確表征，在14nm以下節點將衍射近場預測誤差控制在5%以內。針對EUV光刻高寬比掩模，開發多材質耦合衍射模型，解決Ta吸收層深度衍射帶來的成像畸變問題。
三維偏振像差調控技術通過建立“視場-深度”二維偏振像差映射模型，采用瓊斯矩陣張量表征偏振態的三維演化規律，結合全視場多目標優化算法，實現偏振像差的定量分離與動態校正。創新偏振-光瞳協同優化策略，在3D NAND堆疊圖形中，將偏振像差導致的CD偏差從12nm降至3nm以內。
此外，面向3nm及以下節點，構建EUV光刻專屬三維矢量模型，深化極紫外光與多層掩模的矢量相互作用機制研究。針對垂直堆疊結構，開發“深度-偏振-劑量”多維度耦合優化模型，實現亞納米級CD均勻性控制。
通過推進AI與物理驅動建模的深度融合，利用Transformer架構捕捉三維光場長距離依賴關系，結合FPGA硬件加速實現毫秒級動態光場仿真。探索數字孿生技術應用，搭建光刻過程虛實映射系統，實現三維模型參數的實時自適應調整。
展開 一文盤點當前微納加工技術
具有微納圖形結構的掩模板通常使用電子束光刻機直接制備，其制作過程就是典型的光刻工藝過程，包括金屬各層沉積、涂膠、電子束光刻、顯影、鉻層腐蝕及去膠等過程。由于模板像素超多，用掃描式光刻機制作掩模板的速度相當慢，造價十分昂貴。
圖2. 光刻掩模板
曝光光刻是圖形形成的核心工藝過程，可分為正膠工藝和負膠工藝（如圖3），采用相同掩模板制作時，二者可獲得互補的圖形結構。另外，按照不同工作距離可分為接近式曝光、近貼式曝光（接觸曝光）和投射式光學曝光；按照曝光系統的工作光源又可分為紫外線曝光、X射線與及紫外線曝光、電子束與離子束曝光。此外，微納印刷技術（imprint lithography），如納米壓印技術，在納米結構及器件制作中也得到了良好的發展，其高效的圖形復制特點使之在工業界極具吸引力。卷對卷（Roll-to-Roll, R2R）滾軸壓印技術已經被產線廣泛采用。
圖3. 正膠光刻與負膠光刻工藝流程圖
圖4. R2R納米壓印系統及壓印結構
基于掩模板圖形傳遞的光刻工藝可制作宏觀尺寸的微細結構，受光學衍射的極限，僅適用于微米以上尺度的微細結構制作，部分優化的光刻工藝可能具有亞微米的加工能力。例如，接觸式光刻的分辨率可能到達0.5μm，采用深紫外曝光光源可能實現0.1μm。但利用這種光刻技術實現宏觀面積的納米/亞微米圖形結構的制作是可欲而不可求的。近年來，國內外很多學者相繼提出了超衍射極限光刻技術、周期減小光刻技術等，力求通過曝光光刻技術實現大面積的亞微米結構制作，但這類新型的光刻技術尚處于實驗室研究階段。
高精度的微細結構可以通過電子束直寫或激光直寫制作，這類光刻技術，像“寫字”一樣，通過控制聚焦電子束（光束）移動書寫圖案進行曝光，具有很高的曝光精度，但這兩種方法制作效率極低，尤其在大面積制作方面捉襟見肘，目前直寫光刻技術僅適用于小面積的微納結構制作。
展開 從光刻技術發展看半導體技術路線
從1947年第一個晶體管問世算起，半導體技術一直在迅猛發展，現在它仍保持著強勁的發展態勢，繼續遵循摩爾定律指明的方向前進，大尺寸、細線寬、高精度、高效率、低成本的IC生產，正在對半導體產業鏈帶來前所未有的挑戰。
集成電路在制造過程中經歷了材料制備、掩膜、光刻、清洗、刻蝕、摻雜、化學機械拋光等多個工序，其中尤以光刻工藝最為關鍵，決定著制造工藝的先進程度。隨著集成電路由微米級向鈉米級發展，光刻采用的光波波長也從近紫外（NUV）區間的436nm、365nm波長進入到深紫外（DUV）區間的248nm、193nm波長。目前大部分芯片制造工藝采用了248nm和193nm光刻技術。目前對于13.5nm波長的EUV極端遠紫外光刻技術研究也在提速前進。
可以說，隨著芯片集成度的提高，對光刻技術提出了越來越高的要求，而光刻技術的演進，在某種程度上也反映了半導體技術的發展路線。上世紀中葉，IEEE電子和電子工程師協會設立了ITRS組織，該組織每年都會發布一份半導體領域中技術路線圖——ITRS（International Technology Roadmap for Semiconductors）。但在2017年，IEEE停止更新ITRS，并將其重新重命名為IRDS，他們認為這樣可以更全面地反應各種系統級新技術。
展開 
從光刻技術發展看半導體技術路線
來源：
天天IC
從1947年第一個晶體管問世算起，半導體技術一直在迅猛發展，現在它仍保持著強勁的發展態勢，繼續遵循摩爾定律指明的方向前進，大尺寸、細線寬、高精度、高效率、低成本的IC生產，正在對半導體產業鏈帶來前所未有的挑戰。
集成電路在制造過程中經歷了材料制備、掩膜、光刻、清洗、刻蝕、摻雜、化學機械拋光等多個工序，其中尤以光刻工藝最為關鍵，決定著制造工藝的先進程度。隨著集成電路由微米級向鈉米級發展，光刻采用的光波波長也從近紫外（NUV）區間的436nm、365nm波長進入到深紫外（DUV）區間的248nm、193nm波長。目前大部分芯片制造工藝采用了248nm和193nm光刻技術。目前對于13.5nm波長的EUV極端遠紫外光刻技術研究也在提速前進。
可以說，隨著芯片集成度的提高，對光刻技術提出了越來越高的要求，而光刻技術的演進，在某種程度上也反映了半導體技術的發展路線。上世紀中葉，IEEE電子和電子工程師協會設立了ITRS組織，該組織每年都會發布一份半導體領域中技術路線圖——ITRS（International Technology Roadmap for Semiconductors）。但在2017年，IEEE停止更新ITRS，并將其重新重命名為IRDS，他們認為這樣可以更全面地反應各種系統級新技術。
展開 光刻技術第16期 | 壓縮感知光源優化的優化技術
01/簡介
隨著集成電路制程向3nm及以下節點突破，光刻系統面臨的光學畸變（如衍射、偏振效應）愈發顯著，光源作為光刻成像的“源頭變量”，其圖形優化直接決定空間像保真度與芯片制造良率。
傳統光源優化方法依賴全像素維度尋優，受限于光源像素矩陣規模龐大（常達數百甚至數千維度），存在迭代收斂慢、計算資源消耗高、易陷入局部最優等問題，難以適配先進制程對優化效率與精度的雙重需求。
壓縮感知技術憑借“稀疏性約束降維”的核心邏輯，為光源優化提供了突破口——通過將光源在稀疏基（如2D-DCT）下表示為少量非零系數，大幅削減優化變量維度。但壓縮感知光源優化的落地效果，關鍵取決于“優化技術”的工程化實現：算法迭代步驟的合理性決定了優化收斂速度與全局最優性，需明確初始值求解、變量更新、收斂判定的完整邏輯；算法實施細節的精準度（如稀疏基適配選擇、測量矩陣構建、噪聲抑制策略）則直接影響優化結果的穩定性與可制造性，是技術從理論走向工程的核心橋梁。
本文聚焦壓縮感知光源優化的優化技術核心，系統拆解算法迭代的完整流程，深入剖析關鍵實施細節，厘清技術落地的核心環節，為壓縮感知光源優化在先進光刻工程中的高效應用提供可復用的技術框架與實施參考。
02/算法迭代步驟
通過解決l1范數優化問題，可以獲得最佳光源圖形。該問題可以使用在CS領域開發的多種算法來解決。在優化前計算Iscc矩陣，可以減少運行時間。
展開 光刻技術第20期 | 非線性壓縮感知光源-掩模優化技術及對比分析
點擊藍字 關注我們
01/簡介
隨著集成電路制程向3nm及以下先進節點演進，光刻成像系統中的光學衍射、掩模三維效應與光致抗蝕劑非線性響應相互疊加，使光源-掩模協同優化（SMO）成為保障圖形保真度與芯片良率的核心技術。傳統線性壓縮感知（CS）驅動的SMO技術，因難以精準刻畫掩模與成像之間的強非線性映射關系，在復雜圖形優化中常面臨精度不足、工藝窗口收縮等問題，已無法滿足極端制程對優化性能的嚴苛要求。
非線性壓縮感知（NCS）理論的興起為突破這一瓶頸提供了關鍵路徑，其通過構建非線性重構模型，可更貼合光刻系統的物理本質。然而，不同非線性CS-SMO技術的適配場景與性能表現尚未形成系統對比，仿真條件的差異也導致技術優劣難以客觀評判。
基于此，本文以非線性壓縮感知光源-掩模優化的數學模型為核心，搭建標準化仿真環境，選取水平條塊圖形、豎直線條圖形及復雜電路圖形作為典型測試對象，從成像精度、計算效率、工藝窗口兼容性等維度，系統開展不同SMO技術的性能對比研究。通過量化分析各類技術的適配特性與核心優勢，為先進計算光刻中SMO技術的選型與工程化應用提供科學依據與理論支撐。
展開 未來半導體光刻技術的核心
三星電子于2020年初開始量產第一代10nm DDR4 DRAM，采用的就是EUV技術；SK海力士從去年開始將EUV設備應用于DRAM生產。全球半導體公司陸續使用EUV技術，該技術的生態也越來越完備。
EUV技術現在正處于全面開花的時期，相關技術日新月異。對于EUV工藝的長期前景，業界認為今后半導體行業內廠商使用EUV技術的比重將增大。
01
multi-patterning EUV技術
用于DRAM制程的multi-patterning EUV技術預計2030年左右問世。韓國漢陽大學教授吳惠根表示，EUV技術應用于精細的集成電路，有必要區分存儲和非存儲半導體，TSMC等代工廠提出的3納米節點適用于非存儲半導體ASIC(定制型半導體)。如果將非存儲半導體的3納米換算為存儲半導體，將達到16納米級。但是，通過multi-patterning EUV技術，可以實現存儲半導體的2納米、3納米級節點制程。
02
ALD（原子層沉積）
在EUV技術中，ALD的利用率也將提高。ALD是原子層沉積技術的縮寫，是一種多層沉積技術，其厚度可以達到1埃米（0.1納米）。雖然與目前半導體業界普遍使用的CVD(化學氣相沉積法)相比，沉積速度較慢，但隨著半導體工藝的急劇微型化，ALD的重要性也有進一步提高的趨勢。
隨著主要眾多代工廠展開5納米以下的超精細工藝競爭，ALD將會在行業內更多地方應用。現在，ALD 已經在多個半導體行業多個領域的的量產階段使用，例如 DRAM和NAND。一些研究機構也正在投入精力研究ALD技術。
03
薄膜
EUV薄膜技術也在快速發展。EUV薄膜是防止EUV光罩被污染的超薄易耗件。
展開 