系統級封裝的案例
系統級封裝可靠性的研究現狀及存在問題
隨著市場需求的增加以及技術的發展，微電子封裝逐漸走向小型化、集成化和低成本，封裝形式不斷從二維封裝向 3D 的堆疊封裝推進。同時，傳統摩爾定律( Moore's Law) 的特征尺寸不斷接近集成電路技術工藝的物理極限，單純縮小芯片特征尺寸已不能滿足半導體技術和電子產品發展的需求，系統級封裝( System in Package，SiP) 技術從封裝工藝角度成為另一種延續摩爾定律的技術路線，越來越受到關注并得到應用。
從互連技術角度，SiP 可分為兩大類: ① 通過傳統的芯片組裝技術實現多芯片或器件的封裝，如引線鍵合、載帶自動焊( TAB) 、倒裝焊等; ② 通過直接互連實現芯片堆疊，如通過硅通孔( TSV) 技術實現將一個芯片直接連接到另一個芯片上。圖 1 為國際半導體技術藍圖( ITＲS) 總結的當前 SiP 的主要封裝結構。可以看出，系統級封裝已經不再是一種單一的封裝技術，這種 技 術 包 括 引 線 鍵 合、倒 裝 焊、TAB、封 裝 堆 疊( PoP) 、封裝嵌入( PiP) 、芯片堆疊( CoC) 、圓片級封裝( WLP) 、硅通孔( TSV) 、埋入式基板等封裝工藝的混合開發和集成。SiP 綜合了多種封裝工藝，內部結構復雜，使用材料多樣，這導致了其面臨著更加復雜的可靠性問題。
經過多年努力，人們已對 SiP 的可靠性開展了大量的研究工作，并已取得了一定的成果。筆者將介紹SiP 產品在熱應力、機械應力和電磁干擾下的可靠性研究現狀和主要失效機理，并針對航天領域使用的SiP 產品，分析可靠性方面依然存在的問題，并提出相關建議。
展開 智芯文庫 | 晶圓級封裝技術
目前主要的扇入型封裝器件為WiFi/BT（無線局域網、藍牙）集成組件、收發器、PMIC（電源管理集成電路）和DC/DC轉換器（約占總量的50%），以及包括MEMS和圖像傳感器在內的各種數字、模擬、混合信號器件。扇入型封裝技術未來可能面臨的最大挑戰，或將是系統級封裝的器件功能集成。下圖為系統級封裝增長對扇入型封裝出貨量的影響，其整體復合年增長率從9%下降到了6%。本報告詳細分析了系統級封裝的增長及其對扇入型封裝的影響。
受系統級封裝影響的扇入型封裝出貨量預測
而扇入型的市場，從2015年的統計顯示，看出外包半導體封測占據了主要的市場份額，其中包括一家IDM廠商（TI，德州儀器）和一家代工廠（TSMC，臺積電）。STATS ChipPAC（新科金朋）被JCET（長電科技）收購后展現出強勁的跨躍發展。而在設計端，Qualcomm（高通）和Broadcom（博通）推動了整個扇入型封裝50%的市場。
扇入型封裝制造市場份額
關于封裝技術，過去幾年市場大多關注扇出型晶圓級封裝技術的發展。但是，扇入型封裝走出了一條自己的發展道路和路徑圖，除了進一步擴展，它仍能帶來其它類型的創新技術，如六面模具保護等。本報告提供了兩種扇入型封裝技術發展路徑圖的詳細分析：一種為大規模批量生產（HVM）路徑圖，另一種為生產就緒路徑圖。路徑圖包括I/O計數器、L/S、凸點間距、封裝厚度、尺寸等等。此外，本報告還從利用IC技術節點和進一步前端擴展扇入型IC器件方面分析了扇入型封裝技術。
展開 半導體封測主流技術及發展方向分析
eWLB和FO-ECP是長電科技目前施行的主要方案，其中eWLB屬于通用級技術，使用領域廣泛；而FO-ECP為長電科技專門開發的新技術，能對封裝體提供支持，側重于尺寸比較小的產品的封裝，主要面對消費級、功率器件領域產品。
當然，利用Fan-Out方案也可以為高密度芯片互聯結構設計提供支持，這是一種偏向于芯片工藝的封裝技術，可在晶圓層面實現局部優化，通過互聯技術，將不同的芯片結合在一起。
系統級封裝集成SiP
系統級封裝是目前各封裝企業著力發展的重要技術，其驅動力主要來自兩個方面，一是摩爾定律邁向收官階段，行業的發展越來越困難；值得慶幸的是，目前有消息稱，基于硅基技術，摩爾定律有望延后到2040年才會終結，當然，越往后，每一次技術進步所付出的成本會越來越高。另一方面就是通過系統級封裝集成技術來實現更為精密的生產制造，從而可以推出不同的器件、不同功能的元件，如2D、3D、多層疊加等技術，將現有的技術運用起來，形成封裝系統集成。
目前蘋果產品在系統級封裝領域已經走在了行業前列，其手機產品中采用到系統級封裝的元器件幾乎占到了整個產品的一半，剩下的一半為晶圓級封裝。模塊化產品設計已經成為蘋果公司的標配；他的這一動作，為封裝行業的發展指明了道路，也影響了行業的產品設計走向，目前三星、華為、索尼、小米等企業也在慢慢往系統級封裝領域靠攏。
展開 SiP 之 “4D“ 集成技術
2.通過邊沿焊接折疊基板——實現
4D
集成
以下描述的SiP系統級封裝，采用了4D集成結構，其封裝基板采用了陶瓷基板，整個封裝體包含6塊陶瓷基板，每一塊陶瓷基板上均可安裝芯片等元器件，并設計了電氣連接點，基板之間通過焊接進行物理和電氣連接。
在所有元器件安裝完成后，首先將其中4塊基板垂直安放并焊接成一個框式結構，然后將其它兩塊基板焊接到框式結構的上下兩個面，形成一個完整的封裝體，因為對其接縫處設計了氣密性焊接環，所以焊接完成后整個封裝體內部和外部實現了氣密性隔離，形成完整的氣密性三維系統級封裝。
該4D集成基板分為6部分，在基板設計時，可整體進行設計，也可每塊基板單獨進行設計，基板設計時需要重點考慮各個基板之間的電氣連接點，同時在基板邊緣做金屬化處理，用于后期的氣密性焊接。
封裝完成后，所有元器件位于封裝體內部，和外部空間隔絕，形成氣密性三維系統級封裝，其側面剖視圖如下圖所示。然后給A基板底部植球，用于該系統級封裝和外部電氣連接點的連接，通常是焊接到PCB上的電氣連接點。
如果有需求，也可以進行封裝體堆疊，進一步增加空間的利用率，如下圖所示，其前提是在F基板頂部設計并制作了相應的電氣連接點。
前 景 展 望
從嚴格物理意義上來說，以現有的人類認知出發，所有的物體都是三維的， 二向箔并不存在，四維空間更待考證。
當然，為了便于區分，在SiP的集成方式中，我們將其分為2D、2.5D、3D，這同樣是我們將基板折疊的SiP稱之為“4D集成”的原因所在。
目前，在SiP中增加集成度主要采用平行堆疊的方式（
2.5D、3D），其中包括芯片堆疊和基板堆疊等方式。
展開 
5/31 利用RTL功耗Profiling功能進行芯片封裝系統級電源噪聲分析
內容簡介
傳統的CPM流程，產生的模型里缺乏中低頻分量，在做封裝單板電源噪聲仿真時結果偏差大。
SiP與先進封裝的異同點
SiP系統級封裝（System in Package)，先進封裝HDAP（High Density Advanced Package)，兩者都是當今芯片封裝技術的熱點，受到整個半導體產業鏈的高度關注。那么，二者有什么異同點呢？
有人說SiP包含先進封裝，也有人說先進封裝包含SiP，甚至有人說SiP和先進封裝意思等同。
這里，我們首先明確SiP
≠
先進封裝HDAP，兩者主要有3點不同：1）關注點不同，2）技術范疇不同， 3）用戶群不同。
除了這3點不同之外，SiP和HDAP也有很多相同之處，兩者在技術范疇上有很大的重疊范圍，有些技術既屬于SiP也屬于先進封裝。
1）關注點不同
SiP的關注點在于：系統在封裝內的實現，所以系統是其重點關注的對象，和SiP系統級封裝對應的為單芯片封裝；
先進封裝的關注點在于：封裝技術和工藝的先進性，所以先進性的是其重點關注的對象，和先進封裝對應的是傳統封裝。
SiP對應單片封裝/先進封裝對應傳統封裝
SiP是系統級封裝，因此SiP至少需要將兩顆以上的裸芯片封裝在一起，例如將Baseband芯片+RF芯片封裝在一起形成SiP，單芯片封裝是不能稱之為SiP的。
先進封裝HDAP則不同，可以包含單芯片封裝，例如FOWLP (Fan Out Wafter Level Package) 、FIWLP (Fan In Wafter Level Package)。
先進封裝強調封裝技術和工藝的先進性，因此，采用Bond Wire等傳統工藝的封裝不屬于先進封裝。
展開 先進封裝技術,扇出晶圓級封裝簡介（FOWLP）
FOWLP 推進時間軸
fowlp封裝技術
FOWLP技術Roadmap
FOWLP技術示意圖
Intel Agilex FPGA的封裝內的異構集成
TSV和中間層已成為異構集成高性能互連的關鍵
傳統多片芯封裝與FOWLP封裝
日月光晶圓封測級WLP技術流程
異構集成的組件
引線鍵合與有中間層的TSV互連
2.5D和3D封裝HBM
ANSYS Icepak封裝級電子散熱仿真解決方案
封裝基板Trace導入對計算結果的影響
DELPHI模型抽取
? BGA型封裝的DELPHI熱網絡結構
DELPHI 模型
用于系統級散熱的封裝熱網絡模型標準
Icepak的DELPHIExtractor 可以使用MS Excel自動生成DELPHI模型
DELPHI是BCI模型（Boundary Conditions Independent）
Icepak DELPHI模型支持MCM
深圳市優飛迪科技有限公司成立于2010年，是一家專注于產品開發平臺解決方案與工業軟件開發的高科技企業，是ANSYS、MSC、COMSOL、Qt、國產CAD、國產尺寸鏈公差等工業軟件的戰略合作伙伴，擁有十多項行業領先的自主工業軟件著作權。優飛迪科技倡導“極致用戶體驗驅動產品開發模式”變革，助力中國質造，賦能極致研發，專注于仿真咨詢、工業軟件開發、工業軟件銷售、系統集成等領域的產品開發平臺解決方案，擁有一支硬核實力的技術服務專家團隊，能為企業提供“全心U+端到端服務“。如今，華為、中興、中國航天、格力、大族、華強、華星光電等知名企業與優飛迪保持著長期的緊密戰略合作伙伴關系。
展開 5G芯片時代，看好這兩種封裝
為使天線達到可以實用的效率，需要大大增加原有芯片封裝的長寬高。這樣對小型化和低成本都很難有貢獻，反而是更大的副作用。
隨著無線通信的發展，10GHz以下頻譜消耗殆盡，民用通信終于在近幾年轉移向資源更廣闊的毫米波段。 顧名思義，毫米波段波長在1-10mm這個量級。片上天線的尺寸可以小于一般的芯片封裝。這就為AiP的實用帶來了新的機遇。
以60GHz為例，片上天線單元僅為1-2mm（考慮到封裝具有一定的介電常數），因此芯片封裝不但可以放得下一個單元，而是可以放得下小型的收發陣列。去年Google推出的黑科技Project Soli 就是這樣的一個片上系統（如下圖，四個方片狀的金屬片就是AiP）。 該芯片及套件今年即將上市。
另外，現在火熱的77GHz車載雷達，也有供應商提供了AiP的片上系統，并即將量產。當然，這樣的雷達功能也相對較弱，但是在低成本、小型化方面卻取得了優勢。
Fan-out已經火熱
除了用載板進行多芯片系統級封裝外，楊啟鑫表示，扇出型封裝（Fan-out）因可整合多芯片、且效能比以載板基礎的系統級封裝要佳，備受市場期待。我們來看一下Fan-Out的發展。
在2009-2010年期間，扇出型晶圓級封裝（Fan-Out Wafer Level Packaging, FOWLP）開始商業化量產，初期主要由英特爾移動（Intel Mobile）推動。但是，扇出型晶圓級封裝被限制于一個狹窄的應用范圍：手機基帶芯片的單芯片封裝，并于2011年達到市場極限。2012年，大型無線/移動Fabless廠商開始進行技術評估和導入，并逐步實現批量生產。
展開 干貨 | 一文讀懂 Intel 先進封裝技術
Johanna Swan ~9
我認為SiP系統級封裝肯定會繼續。SiP技術包括我前面提到的2D、2.5D和3D架構。有時人們認為系統級封裝是3D異構集成的一部分，實際上，它不僅僅如此，系統級封裝更強調系統的有效性。
EMIB、CO-EMIB和 Foveros 技術都有助于構成系統級封裝的一部分，系統級封裝更強調系統在封裝內的實現，我們做居里模塊 (Curie modules) 的時候就在封裝內實現了系統。
SiP系統級封裝可以包括許多不同的東西，并完成系統的功能。很明顯，2D、2.5D 和 3D 都是可以成為系統級封裝的實現方式。
Suny Li ~10
在先進封裝的布局方面，晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中。這些不同類型的企業對“先進封裝”的理解，是否會存在較大差異？先進封裝與傳統封裝之間有無明確分界點？
Johanna Swan ~10
從傳統封裝到先進封裝，這是一個連續體還是有一個明確的界限？我認為“先進封裝”的名稱就意味著它是技術進步的連續體。
我不確定有明確的分界線將先進封裝和傳統封裝區分，之所以有先進封裝這個術語，是因為我們需要堆疊芯片并將其互聯，這是對 EDA 工具的新的需求，而不是傳統上將芯片放在有機封裝上，那是傳統EDA工具需要處理的。
現在，我們有了額外的層，額外的 3D 維度，并需要在此基礎上進行優化。
我們面對這樣一個事實：隨著先進封裝的連續性繼續下去，我們的EDA工具會變得更加復雜，需要整個生態系統來使這一切聚集在一起并優化，并帶給我們的更好的性能。
展開 一文讀懂 Intel 先進封裝技術
Johanna Swan ~9
我認為SiP系統級封裝肯定會繼續。SiP技術包括我前面提到的2D、2.5D和3D架構。有時人們認為系統級封裝是3D異構集成的一部分，實際上，它不僅僅如此，系統級封裝更強調系統的有效性。
EMIB、CO-EMIB和 Foveros 技術都有助于構成系統級封裝的一部分，系統級封裝更強調系統在封裝內的實現，我們做居里模塊 (Curie modules) 的時候就在封裝內實現了系統。
SiP系統級封裝可以包括許多不同的東西，并完成系統的功能。很明顯，2D、2.5D 和 3D 都是可以成為系統級封裝的實現方式。
Suny Li ~10
在先進封裝的布局方面，晶圓代工廠、IDM、Fabless公司、EDA工具廠商等都加入了其中。這些不同類型的企業對“先進封裝”的理解，是否會存在較大差異？先進封裝與傳統封裝之間有無明確分界點？
Johanna Swan ~10
從傳統封裝到先進封裝，這是一個連續體還是有一個明確的界限？我認為“先進封裝”的名稱就意味著它是技術進步的連續體。
我不確定有明確的分界線將先進封裝和傳統封裝區分，之所以有先進封裝這個術語，是因為我們需要堆疊芯片并將其互聯，這是對 EDA 工具的新的需求，而不是傳統上將芯片放在有機封裝上，那是傳統EDA工具需要處理的。
現在，我們有了額外的層，額外的 3D 維度，并需要在此基礎上進行優化。
我們面對這樣一個事實：隨著先進封裝的連續性繼續下去，我們的EDA工具會變得更加復雜，需要整個生態系統來使這一切聚集在一起并優化，并帶給我們的更好的性能。
展開 
智芯研報 | SiP如何為摩爾定律續命？
為進一步提升集成電路系統性能、降低成本依賴、提升功能密度，先進封裝技術正朝著高密度、高性能、低成本的方向發展。
圖：摩爾定律曲線
三十年前，封裝標準還是金屬封裝、塑料封裝、陶瓷封裝。如今，先進封裝已經進入了“寒武紀”，各種封裝模式層出不窮。先進封裝技術主要分為兩大類，一類是基于XY平面延伸，主要通過再分布層（RDL）進行信號延伸和互聯，包括倒裝芯片（Flip Chip）、扇出型晶圓級封裝（FOWLP）、扇出型面板級封裝（FOPLP）等。另一類是基于Z軸延伸，通過硅通孔（TSV）進行信號延伸和互聯，包括硅通孔（TSV）技術、襯底晶圓級芯片封裝（CoWoS）等。
其中，SiP（系統級封裝）成為后摩爾時代實現超高密度和多功能集成的關鍵技術，在5G、人工智能、數據中心、高性能計算等領域發揮重要作用。
展開 3D封裝成半導體大廠PK焦點，英特爾臺積電三星中芯國際各有千秋
高通公司資深副總裁陳若文就表示，硅片級系統封裝(WLP)和3D系統集成的趨勢，強化了產業鏈上下游之間的內在聯系，要求各個環節不再是割裂地單獨進行生產加工，而是要求從系統設計、產品設計、前段工藝技術和封測各個環節開展更加緊密的合作。
由于3D封裝需要把不同工藝技術的裸片封裝在一個硅片級的系統里，這就產生了在硅片級進行芯片之間互聯的需要，從而產生了凸塊(Bumping)、再布線(RDL)、硅通孔(TSV)等中段工藝。以3D封裝為代表的先進封裝市場將在2020年達到整體IC封裝服務的44%，年營收約為315億美元，12英寸晶圓數由2015年的0.25億片增至2019年0.37億片。對此，市場研究公司Yole Development表示，先進封裝占比的提升，提升了封測廠在產業鏈中的地位，也對封測廠提出新的挑戰。一方面，封測廠要積極應對上游晶圓廠在中道技術方面的布局;另一方面，通過SiP技術開辟模組新的市場。但不論技術走向如何，封測技術在超越摩爾時代起到的作用將會大幅提升。
華進半導體封裝先導技術研發中心有限公司總經理曹立強也表示，現在先進封裝技術之所以越來越受到關注，是因為在整個集成電路制造產業中，封裝的作用會越來越突出，尤其是在未來集成化的發展和異質集成概念出現之后。
展開 SIP封裝工藝流程
六、結束語
系統級封裝技術已經成為電子技術研究新熱點和技術應用的主要方向之一，SIP封裝工藝作為SIP封裝技術的重要組成部分，值得從事相關技術行業的技術人員和學者進行研究和學習，引線鍵合和倒裝焊作為系統級封裝的兩種工藝，各有其特點和優勢，需要根據具體生產要求進行選擇。
eSILICON采用ANSYS多物理場解決方案推動封裝設計變革
大幅提升產品性能和可靠性、節約成本，并加速產品上市進程
2019年5月30日，eSilicon正率先推進復雜的系統級封裝設計，顯著提高速度和效率，并實現經過生產驗證的精度，這都要歸功于ANSYS的技術支持。eSilicon利用ANSYS業界領先的多物理場仿真解決方案確保芯片到系統取得成功，從而加速產品上市進程，服務于高帶寬網絡、高性能計算、人工智能（AI）和5G基礎設施等領域的客戶。
芯片、封裝、電路板和系統設計人員需要應對眾多多物理場挑戰，這些挑戰會加大高級2.5D封裝設計發生故障的風險。電源完整性、信號完整性、可靠性、電磁串擾、熱效應和熱致機械應力等問題都會對設計收斂造成巨大障礙，也會導致芯片設計成本激增。
ANSYS業界領先的多物理場仿真工具能夠幫助eSilicon以較低成本進行建模、確認并驗證高級FinFET芯片、2.5D封裝和電路板設計的物理、電氣和電磁行為。高效執行這些芯片感知系統和系統感知芯片分析有助于降低系統級封裝設計的復雜性，并推動芯片到系統的成功。
eSilicon的封裝設計高級總監Tony Mastroianni指出：“分析電源完整性、信號完整性、可靠性和片上/片外電磁效應對確保產品成功至關重要。利用ANSYS的多物理場仿真技術，我們能夠全面應對這些艱巨挑戰，推進網絡、數據中心、AI和5G基礎設施等領域客戶的創新。”
ANSYS副總裁兼總經理John Lee表示：“ANSYS的多物理場系列解決方案能夠以較低成本實現復雜2.5D設計的功耗、性能、區域和可靠性目標，該解決方案也是唯一可用的驗證方法。
展開 