芯片封裝的案例
工業(yè)APP大賽獲獎案例，芯片封裝可靠性評估專業(yè)系統(tǒng)
芯片封裝可靠性評估系統(tǒng)是安世亞太在2020中國工業(yè)APP創(chuàng)新應(yīng)用大賽最佳行業(yè)創(chuàng)新應(yīng)用獎獲獎案例。系統(tǒng)通過對芯片封裝可能發(fā)生的失效模式進(jìn)行分析、計(jì)算和預(yù)測，對產(chǎn)品進(jìn)行可靠性評估，從而縮短研發(fā)時間、提高研發(fā)效率，降低研發(fā)成本。
開發(fā)背景
芯片的封裝過程非常復(fù)雜，封裝技術(shù)是制約芯片發(fā)展的關(guān)鍵環(huán)節(jié)之一。芯片等電子產(chǎn)品在設(shè)計(jì)、封裝等過程均可能產(chǎn)生缺陷，并最終導(dǎo)致產(chǎn)品在工作狀態(tài)中發(fā)生失效。其中，與封裝相關(guān)的失效模式主要有翹曲、分層、塑性形變、開裂、焊球疲勞等。
為了確保芯片封裝的可靠性，需要在產(chǎn)品研發(fā)階段就對可能發(fā)生的失效模式進(jìn)行分析、計(jì)算和預(yù)測，對其進(jìn)行可靠性評估，進(jìn)而避免產(chǎn)品帶缺陷“上崗”。
由于芯片封裝的形式多樣、工藝復(fù)雜，不同失效模式的分析計(jì)算流程、方法不盡相同，評價指標(biāo)各異，且涉及到結(jié)構(gòu)、熱以及注塑等多個學(xué)科方向，為了規(guī)范分析計(jì)算的流程，提高分析計(jì)算的效率，保證分析計(jì)算的精度，經(jīng)過多個項(xiàng)目的實(shí)踐和驗(yàn)證，最終開發(fā)完成了芯片封裝可靠性評估系統(tǒng)。
系統(tǒng)功能及特點(diǎn)
芯片封裝可靠性評估系統(tǒng)以設(shè)計(jì)人員為主要用戶對象，具體功能包括：基于參數(shù)庫的芯片不同封裝形式結(jié)構(gòu)參數(shù)匹配及快速建模、芯片封裝翹曲計(jì)算與評估、芯片封裝應(yīng)力計(jì)算與評估、板級可靠性評估、焊球疲勞分析與評估、PCB布線數(shù)據(jù)導(dǎo)入、多方案對比及DOE、基于封裝結(jié)構(gòu)的材料參數(shù)匹配等。
展開 芯片反擊開始了！官媒正式發(fā)聲：中國用芯片封裝技術(shù)繞過美禁令
芯片性能隨著制程的不斷提升而逐步放緩，到了4nm，3nm工藝，進(jìn)一步突破摩爾定律極限，外界以為芯片性能可以呈現(xiàn)指數(shù)級增長，可是性能提升的幅度并沒有超出預(yù)期，而且伴隨而來的是功耗問題。另外美國芯片規(guī)則的存在，讓國產(chǎn)芯片需要做更多的努力。
一、芯片封裝的反擊
芯片是一個復(fù)雜的集成電路元器件，一顆指甲蓋大小的芯片，采用了高端先進(jìn)的5nm，4nm制程技術(shù)可以，可以容納上百根晶體管。晶體管越多，計(jì)算能力越強(qiáng)，也意味著更強(qiáng)大的性能水準(zhǔn)。在傳統(tǒng)的芯片制造產(chǎn)業(yè)中，提升芯片性能的方式有很多。要么是從供應(yīng)鏈入手，由ASML提供更好的光刻機(jī)設(shè)備產(chǎn)品，要么是從芯片制造商作為切入點(diǎn)，提高芯片制程。
不過這些方法都離不開多方的協(xié)同配合，即便芯片制造商解決了制程問題，探索出更先進(jìn)的芯片制造技術(shù)，如果沒有半導(dǎo)體設(shè)備，材料供應(yīng)商的配合，也很難完成芯片生產(chǎn)，更別說提高芯片性能了。
但眼下國產(chǎn)芯片需要解決的不僅僅是提升芯片性能問題，還得確保芯片產(chǎn)業(yè)的可持續(xù)進(jìn)步。從國產(chǎn)化28nm到14nm，甚至更先進(jìn)的制程技術(shù)，都有待長期探索。只是美國制定了芯片規(guī)則，在獲取一些頂級的EUV光刻機(jī)設(shè)備方面有一定的變數(shù)。
所以該如何讓芯片在沒有EUV光刻機(jī)的參與下，還能取得更大的性能突破嗎？有官媒正式發(fā)聲，指出芯片封裝技術(shù)可以繞過美禁令。
按此所說，封裝技術(shù)會作為芯片反擊的方式，那么什么是芯片封裝技術(shù)呢？芯片封裝是芯片制造的后端產(chǎn)業(yè)，一顆芯片會經(jīng)過設(shè)計(jì)，制造以及封裝等環(huán)節(jié)。而封裝環(huán)節(jié)需要將制造好的芯片用特殊的封裝技術(shù)，固定在集成電路芯片所用的外殼，讓芯片能夠和其它電子元器件連接。傳統(tǒng)的封裝工藝主要采用2D封裝，但隨著芯片制造技術(shù)的加強(qiáng)，也漸漸發(fā)展到2.5D以及3D封裝。
在這些封裝技術(shù)中，根據(jù)客戶的需求，掌握封裝能力的廠商，會采用不同的封裝工藝。
展開 Moldex3D模流分析之芯片封裝基本步驟
功能導(dǎo)覽 (Function Overview)
Moldex3D芯片封裝模塊，能協(xié)助設(shè)計(jì)師分析不同的芯片封裝成型制程。
在轉(zhuǎn)注成型分析 (Transfer Molding) 與成型底部填膠分析 (Molded Underfill) 中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線、熱固性塑料的硬化率、流動型式及轉(zhuǎn)化率；透過后處理結(jié)果，能檢測翹曲、金線偏移及導(dǎo)線架偏移的現(xiàn)象。
在壓縮成型分析 (Compression Molding)／嵌入式晶圓級封裝分析 (Embedded Wafer Level Package)／非流動性底部填膠分析 (No Flow Underfill)／非導(dǎo)電性黏著分析 (Non Conductive Paste)中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線及流動型式。
在毛細(xì)底部填膠分析 (Capillary Underfill) 中，能模擬毛細(xì)流動 (底膠材料受到的表面張力與底膠間接觸角的影響)、凸塊及填膠過程的基板。Moldex3D模擬真實(shí)的填膠過程步驟，預(yù)測可能產(chǎn)生的空洞位置。
注意：Moldex3D芯片封裝成型模塊支持solid與eDesign (僅轉(zhuǎn)注成型) 網(wǎng)格模型。
Moldex3D芯片封裝成型的應(yīng)用
基本步驟 (Basic Procedures)
Moldex3D芯片封裝成型模塊支持不同的芯片封裝成型分析：轉(zhuǎn)注成型分析、毛細(xì)底部填膠分析、成型底部填膠分析、壓縮成型分析、嵌入式晶圓級封裝分析，以及非流動性底部填膠分析／非導(dǎo)電性黏著分析。在Moldex3D開始使用時，點(diǎn)擊新增來創(chuàng)建新的芯片封裝項(xiàng)目或開啟來使用既有的。請注意要將制程類型設(shè)為芯片封裝來啟用相關(guān)功能。
展開 Moldex3D模流分析之芯片封裝模組導(dǎo)覽
功能導(dǎo)覽 (Function Overview)
Moldex3D芯片封裝模塊，能協(xié)助設(shè)計(jì)師分析不同的芯片封裝成型制程。
在轉(zhuǎn)注成型分析 (Transfer Molding) 與成型底部填膠分析 (Molded Underfill) 中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線、熱固性塑料的硬化率、流動型式及轉(zhuǎn)化率；透過后處理結(jié)果，能檢測翹曲、金線偏移及導(dǎo)線架偏移的現(xiàn)象。
在壓縮成型分析 (Compression Molding)／嵌入式晶圓級封裝分析 (Embedded Wafer Level Package)／非流動性底部填膠分析 (No Flow Underfill)／非導(dǎo)電性黏著分析 (Non Conductive Paste)中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線及流動型式。
在毛細(xì)底部填膠分析 (Capillary Underfill) 中，能模擬毛細(xì)流動 (底膠材料受到的表面張力與底膠間接觸角的影響)、凸塊及填膠過程的基板。Moldex3D模擬真實(shí)的填膠過程步驟，預(yù)測可能產(chǎn)生的空洞位置。
注意：Moldex3D芯片封裝成型模塊支持solid與eDesign (僅轉(zhuǎn)注成型) 網(wǎng)格模型。
Moldex3D芯片封裝成型的應(yīng)用
1. 模塊導(dǎo)覽 (Modules Overview)
Moldex3D支持的芯片封裝成型制程：
- 轉(zhuǎn)注成型 (Transfer Molding)
轉(zhuǎn)注成型制程將芯片封裝，避免芯片受到任何外在因素的損傷。常用的材料為陶瓷與塑料(環(huán)氧成型塑料EMC)，由于塑料成本較低，因此塑料轉(zhuǎn)注成型是常用的封裝制程技術(shù)。
展開 
5G芯片時代，看好這兩種封裝
為使天線達(dá)到可以實(shí)用的效率，需要大大增加原有芯片封裝的長寬高。這樣對小型化和低成本都很難有貢獻(xiàn)，反而是更大的副作用。
隨著無線通信的發(fā)展，10GHz以下頻譜消耗殆盡，民用通信終于在近幾年轉(zhuǎn)移向資源更廣闊的毫米波段。 顧名思義，毫米波段波長在1-10mm這個量級。片上天線的尺寸可以小于一般的芯片封裝。這就為AiP的實(shí)用帶來了新的機(jī)遇。
以60GHz為例，片上天線單元僅為1-2mm（考慮到封裝具有一定的介電常數(shù)），因此芯片封裝不但可以放得下一個單元，而是可以放得下小型的收發(fā)陣列。去年Google推出的黑科技Project Soli 就是這樣的一個片上系統(tǒng)（如下圖，四個方片狀的金屬片就是AiP）。 該芯片及套件今年即將上市。
另外，現(xiàn)在火熱的77GHz車載雷達(dá)，也有供應(yīng)商提供了AiP的片上系統(tǒng)，并即將量產(chǎn)。當(dāng)然，這樣的雷達(dá)功能也相對較弱，但是在低成本、小型化方面卻取得了優(yōu)勢。
Fan-out已經(jīng)火熱
除了用載板進(jìn)行多芯片系統(tǒng)級封裝外，楊啟鑫表示，扇出型封裝（Fan-out）因可整合多芯片、且效能比以載板基礎(chǔ)的系統(tǒng)級封裝要佳，備受市場期待。我們來看一下Fan-Out的發(fā)展。
在2009-2010年期間，扇出型晶圓級封裝（Fan-Out Wafer Level Packaging, FOWLP）開始商業(yè)化量產(chǎn)，初期主要由英特爾移動（Intel Mobile）推動。但是，扇出型晶圓級封裝被限制于一個狹窄的應(yīng)用范圍：手機(jī)基帶芯片的單芯片封裝，并于2011年達(dá)到市場極限。2012年，大型無線/移動Fabless廠商開始進(jìn)行技術(shù)評估和導(dǎo)入，并逐步實(shí)現(xiàn)批量生產(chǎn)。
展開 一款專用仿真APP軟件:芯片封裝翹曲云計(jì)算應(yīng)用系統(tǒng)
芯片封裝翹曲云計(jì)算應(yīng)用系統(tǒng)是一款專用的仿真APP系統(tǒng)，該系統(tǒng)規(guī)范了仿真應(yīng)用流程、降低了應(yīng)用難度，對仿真任務(wù)及數(shù)據(jù)進(jìn)行了有效管理，可以大大提升仿真應(yīng)用效率，實(shí)現(xiàn)仿真計(jì)算的輕客戶端。
芯片封裝結(jié)構(gòu)仿真云計(jì)算系是面向設(shè)計(jì)人員基于Web應(yīng)用的快速計(jì)算系統(tǒng)。該系統(tǒng)構(gòu)建了常用的模型庫和專用材料數(shù)據(jù)庫，集成了芯片封裝結(jié)構(gòu)仿真計(jì)算中的快速建模、自動網(wǎng)格劃分、邊界條件施加、求解控制以及結(jié)果自動提取與報(bào)告輸出的完整過程，并將所有的應(yīng)用架設(shè)于網(wǎng)絡(luò)環(huán)境，支持多人同時在線應(yīng)用，對每個仿真應(yīng)用及其所產(chǎn)生的數(shù)據(jù)進(jìn)行集中管理。
芯片封裝翹曲云計(jì)算邏輯圖
特色功能
系統(tǒng)基于B/S架構(gòu)，具有芯片封裝模型的快速定義、幾何模型預(yù)覽、計(jì)算條件設(shè)置、計(jì)算任務(wù)提交與審核、任務(wù)后臺批處理計(jì)算、計(jì)算狀態(tài)監(jiān)控、詳細(xì)報(bào)告生成、郵件自動提醒、材料庫管理、模型庫管理等功能。
支持兩大類用戶角色
系統(tǒng)提供了面向設(shè)計(jì)人員和仿真管理人員兩大類用戶角色。設(shè)計(jì)人員基于系統(tǒng)提供的向?qū)В瓿上嚓P(guān)建模參數(shù)輸入，材料定義，提交計(jì)算。仿真管理人員完成校核計(jì)算結(jié)果和報(bào)告。
展開 【ANSYS官方】HFSS-PI實(shí)現(xiàn)芯片封裝電源網(wǎng)絡(luò)高效精準(zhǔn)建模，報(bào)名抽MATE 30
本期研討會
《HFSS-PI實(shí)現(xiàn)芯片封裝電源網(wǎng)絡(luò)高效精準(zhǔn)建模》
日期/時間
2019年10月29日20:00 – 21:00
課程受眾
芯片、封裝、PCB等關(guān)心電源完整性的所有的電子產(chǎn)品相關(guān)公司
講師簡介
張百玲
SI&PI仿真軟件專家，對信號完整性和電源完整性仿真分析有系統(tǒng)性了解和研究現(xiàn)任ANSYS中國高級應(yīng)用工程，負(fù)責(zé)ANSYS平臺信號完整性和電源完整性相關(guān)產(chǎn)品的整體解決方案。
課程簡介
隨著芯片封裝小型化及低電壓大電流的需求，PCB和封裝的噪聲容限越來越小，供電系統(tǒng)要求更加嚴(yán)格的設(shè)計(jì)，芯片、封裝、系統(tǒng)的電源完整性仿真分析已經(jīng)成為評估供電系統(tǒng)好壞的必要手段.
HFSS軟件一直致力于高頻電磁場方面的研發(fā)和應(yīng)用，基于其全方面的底層求解器能力，得到了廣泛的應(yīng)用和認(rèn)可。在其今年發(fā)布的2019R3版本中，新增了電源完整性仿真求解器（HFSS-PI solver），可以精準(zhǔn)快速的對芯片封裝進(jìn)行3D全波的電源完整性仿真分析。
本直播將以講解結(jié)合實(shí)際操作的方式，介紹HFSS的新功能——HFSS-PI求解器 如何對芯片封裝電源進(jìn)行仿真分析的整體解決方案。
主要內(nèi)容綱要如下：
電源網(wǎng)絡(luò)整體仿真分析的必要性
HFSS-PI求解器的優(yōu)勢
HFSS-PI仿真流程
案例演示
答疑討論
報(bào)名方式
手機(jī)端請掃描二維碼報(bào)名
或者點(diǎn)擊進(jìn)行報(bào)名：https://event.3188.la/1728161641?c=jishulink
展開 Moldex3D模流分析之芯片封裝模擬方案
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測為基礎(chǔ)，除了基本的流動充填與硬化過程模擬；并延伸到其他先進(jìn)制造評估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計(jì)，并縮減制造成本和周期。
展開 Moldex3D模流分析之芯片封裝模擬方案
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測為基礎(chǔ)，除了基本的流動充填與硬化過程模擬；并延伸到其他先進(jìn)制造評估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計(jì)，并縮減制造成本和周期。
展開 Moldex3D仿真分析之芯片封裝制程挑戰(zhàn)與不確定性
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測為基礎(chǔ)，除了基本的流動充填與硬化過程模擬；并延伸到其他先進(jìn)制造評估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計(jì)，并縮減制造成本和周期。
展開 如何破解芯片封裝熱仿真技術(shù)“卡脖子”難題？
手機(jī)、電腦、智能家電等智能化設(shè)備都離不開芯片，隨著人們對智能化設(shè)備的功能要求越來越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發(fā)展，隨之而來的是越來越嚴(yán)重的發(fā)熱問題。芯片過熱會導(dǎo)致其性能下降，壽命縮短，造成不可逆損壞，這已經(jīng)成為制約半導(dǎo)體發(fā)展的主要因素。
芯片在出廠前首先要對其進(jìn)行封裝，封裝是為了實(shí)現(xiàn)半導(dǎo)體芯片與外界交換信號并保護(hù)其免受各種外部因素影響。為了確保芯片能夠穩(wěn)定工作并延長使用壽命，工程師需要在芯片封裝前進(jìn)行熱仿真分析。芯片熱仿真分析能夠在樣品和產(chǎn)品開始生產(chǎn)之前發(fā)現(xiàn)熱問題，指導(dǎo)設(shè)計(jì)優(yōu)化，以保證芯片工作時的溫度不超過其最大結(jié)點(diǎn)溫度，從而減少打樣試錯次數(shù)，節(jié)約時間和成本，縮短研發(fā)周期，提高產(chǎn)品質(zhì)量。
現(xiàn)階段，各類電子設(shè)備普遍采用強(qiáng)制空氣對流的方式來冷卻發(fā)熱器件，即通過在芯片上加裝散熱器將芯片散發(fā)的熱量傳遞到散熱片上，并加裝風(fēng)機(jī)等設(shè)備增強(qiáng)空氣循環(huán)，將散熱器上的熱量帶走。
對于典型芯片封裝而言，主要的封裝熱阻包括 Die 結(jié)到環(huán)境（Junction-to-Ambient）的熱阻 Rja，結(jié)到殼（Junction-to-Case）的熱阻 Rjc和結(jié)到板（Junction-to-Board）的熱阻 Rjb。其中Rja與器件所處的環(huán)境有關(guān)，且器件規(guī)格書中的規(guī)定值一般為生產(chǎn)商基于標(biāo)準(zhǔn)環(huán)境測試，而往往實(shí)際應(yīng)用環(huán)境和標(biāo)準(zhǔn)測試環(huán)境差別較大，Rja很難應(yīng)用于芯片結(jié)溫預(yù)計(jì)，更多的應(yīng)用于定性對比不同封裝芯片的散熱能力。因此，在實(shí)際應(yīng)用時，更多的采用結(jié)殼熱阻Rjc和結(jié)板熱阻Rjb評價器件的散熱能力，由此便產(chǎn)生了雙熱阻模型。
在建立雙熱阻模型時一般做如下假設(shè)：
①結(jié)點(diǎn)熱量僅存在兩條散熱途徑：通過上表面?zhèn)鬟f到空氣中或散熱器上，通過下表面?zhèn)鬟f到PCB板上；
②上下表面為等溫面，不發(fā)生熱量傳遞；
③結(jié)點(diǎn)熱量不通過側(cè)面?zhèn)鬟f。
展開 
2.5D/3D芯片-封裝-系統(tǒng)協(xié)同仿真技術(shù)研究
系統(tǒng)級芯片（system on chip, SoC）與系統(tǒng)級封裝 (system in package，SiP)都是實(shí)現(xiàn)更高性能，更低成本的方式[2]，其中以三維立體封裝為代表的先進(jìn)封裝技術(shù)將是后摩爾時代的核心驅(qū)動力之一，當(dāng)前有多種3D堆疊技術(shù)，包括Bond wire， Flip chip及TSV等 [7] 。通過先進(jìn)封裝的技術(shù)，越來越多的2.5D/3D芯片相繼面世，3D封裝和 2.5D封裝之間的基本區(qū)別在于，2.5D 封裝在Interposer上并排互連芯片，而 3D 互連層將芯片進(jìn)行堆疊，即互連結(jié)構(gòu)在彼此的頂部[16]。業(yè)界無論從設(shè)計(jì)者還是晶圓廠都在大力發(fā)展2.5D/3D封裝的相關(guān)技術(shù)。
TSMC是全球領(lǐng)先的晶圓代工廠，也是目前晶圓級先進(jìn)封裝技術(shù)的代表和推動者，最早在2015年，其在蘋果的A9處理器上已經(jīng)使用了InFo封裝技術(shù)，TSMC版A9處理器的續(xù)航能力明顯強(qiáng)出三星代工的芯片，從此TSMC不斷增強(qiáng)和鞏固其在先進(jìn)封裝的優(yōu)勢技術(shù)地位，其認(rèn)為芯片的3D互連將是未來的重要發(fā)展趨勢，能夠有效提升系統(tǒng)效能、縮小芯片面積并整合不同功能。圖1展示了TSMC主要的先進(jìn)封裝形式，目前TSMC已經(jīng)將SoIC((System-on-Integrated-Chips) 、CoWoS (Chip On Wafer on Substrate)、InFO(Integrated Fan out)、CoW(Chip On Wafer)、WoW(Wafer on Wafer)等先進(jìn)封裝技術(shù)平臺加以整合，統(tǒng)一命名為“TSMC 3DFabric”。通過此平臺，TSMC將提供芯片互連解決方案，滿足用戶在整合數(shù)字芯片、高帶寬存儲芯片及特殊工藝芯片方面的需求。
展開 芯片封裝熱仿真詳解
本文來給大家講一講封裝級熱仿真的方法以及需要注意的問題。芯片封裝熱仿真之所以重要，主要有以下兩個原因。
首先，在一個大外形、大功率芯片（例如片上系統(tǒng) SoC）設(shè)計(jì)中，如果不考慮散熱問題，則很可能在以后會出現(xiàn)問題，導(dǎo)致其無論從成本、尺寸、重量還是性能方面來看，均不能稱為理想的封裝解決方案。
其次，雖然在以往的IC設(shè)計(jì)中都已考慮到芯片溫度要均勻，但是在許多情況下，這已不再是一個有效的假設(shè)了。電流泄漏導(dǎo)致的發(fā)熱使功率耗散不均勻，加上使用更薄的芯片（現(xiàn)在已小于 50μm），更是降低了芯片自身的熱擴(kuò)散能力。這兩種原因使得芯片上溫度變化更大。
設(shè)計(jì)三維疊層集成電路等多晶粒芯片時，芯片封裝熱仿真設(shè)計(jì)就顯得必不可少。熱傳遞是高度的三維現(xiàn)象，封裝溫度的分布會影響芯片上的溫度分布。
本文以SOP封裝為例，介紹使用Flotherm對芯片封裝進(jìn)行熱仿真分析及優(yōu)化的流程。仿真目標(biāo)是確定保證芯片結(jié)溫低于150℃且熱量能夠正常耗散的最大功耗值。SOP封裝的尺寸如下圖所示。
SOP封裝在PCB板上的安裝形式及測溫點(diǎn)的位置如下圖所示。分別對沒有散熱器和有散熱器兩種情況進(jìn)行仿真，在有散熱器的情況下在PCB板和散熱器基板之間有導(dǎo)熱膠進(jìn)行連接。
仿真使用的PCB板為59x61mm的6層板，假設(shè)每層的覆銅率在每層內(nèi)分布是均勻的。基于該假設(shè)，根據(jù)每層的覆銅率計(jì)算該層的熱傳導(dǎo)系數(shù)，如下表。
首先，對沒有安裝散熱器的情況進(jìn)行仿真，封裝安裝在板的主面，copper slug焊接在板子上，環(huán)境溫度為85℃。下圖為仿真結(jié)果。仿真熱耗為2w，die attach的熱導(dǎo)率為1.6W/mK。如果把die attach換成導(dǎo)熱性能更好的材料（熱導(dǎo)率為50W/Mk），結(jié)殼熱阻值會有明顯的降低，由6.61℃/W降低到1.12℃/W。
展開 如何破解芯片封裝熱仿真技術(shù)“卡脖子”難題？
對于典型芯片封裝而言，主要的封裝熱阻包括 Die 結(jié)到環(huán)境（Junction-to-Ambient）的熱阻 Rja，結(jié)到殼（Junction-to-Case）的熱阻 Rjc和結(jié)到板（Junction-to-Board）的熱阻 Rjb。其中Rja與器件所處的環(huán)境有關(guān)，且器件規(guī)格書中的規(guī)定值一般為生產(chǎn)商基于標(biāo)準(zhǔn)環(huán)境測試，而往往實(shí)際應(yīng)用環(huán)境和標(biāo)準(zhǔn)測試環(huán)境差別較大，Rja很難應(yīng)用于芯片結(jié)溫預(yù)計(jì)，更多的應(yīng)用于定性對比不同封裝芯片的散熱能力。因此，在實(shí)際應(yīng)用時，更多的采用結(jié)殼熱阻Rjc和結(jié)板熱阻Rjb評價器件的散熱能力，由此便產(chǎn)生了雙熱阻模型。
在建立雙熱阻模型時一般做如下假設(shè)：
①結(jié)點(diǎn)熱量僅存在兩條散熱途徑：通過上表面?zhèn)鬟f到空氣中或散熱器上，通過下表面?zhèn)鬟f到PCB板上；
②上下表面為等溫面，不發(fā)生熱量傳遞；
③結(jié)點(diǎn)熱量不通過側(cè)面?zhèn)鬟f。
下面就來介紹一下如何使用云道智造“電子散熱模塊”進(jìn)行“基于雙熱阻模型的芯片封裝中簡單強(qiáng)制對流換熱”仿真分析。
“芯片雙熱阻封裝的簡單強(qiáng)制對流換熱問題”仿真分析
1.模擬條件
本算例中建立了包括 1 個機(jī)箱、1 個 PCB 板、1 個雙熱阻封裝、1 個軸流風(fēng)扇、1 個散熱器的簡單強(qiáng)迫對流換熱模型，目的在于雙熱阻封裝模塊的應(yīng)用，便于熟悉雙熱阻封裝模塊的設(shè)置。穩(wěn)態(tài)計(jì)算，不考慮輻射。軸流風(fēng)扇固定流量為 2CFM，垂直出風(fēng)。
考慮流熱耦合問題；
雙熱阻封裝模塊中，中心節(jié)點(diǎn)功耗為 3W；
環(huán)境溫度為 30°C。
2.幾何模型
利用軟件自帶的智能模塊，快速建立所需幾何模型。
展開 智芯文庫|封裝行業(yè)正在采用新技術(shù)應(yīng)對芯片散熱問題
對于 AI/ML/DL 設(shè)計(jì)尤其如此，高利用率會增加散熱，但熱密度會影響每個先進(jìn)的節(jié)點(diǎn)芯片和封裝，這些芯片和封裝用于智能手機(jī)、服務(wù)器芯片、AR/VR 和許多其他高性能設(shè)備。對于所有這些，DRAM布局和性能現(xiàn)在是首要的設(shè)計(jì)考慮因素。
無論架構(gòu)多么新穎，大多數(shù)基于 DRAM 的內(nèi)存仍面臨因過熱而導(dǎo)致性能下降的風(fēng)險(xiǎn)。易失性內(nèi)存的刷新要求（作為標(biāo)準(zhǔn)指標(biāo)，大約每 64 毫秒一次）加劇了風(fēng)險(xiǎn)。“當(dāng)溫度提高到 85°C 以上時，就需要更頻繁地刷新電容器上的電荷，設(shè)備就將轉(zhuǎn)向更頻繁的刷新周期，這就是為什么當(dāng)設(shè)備變得越來越熱，電荷從這些電容器中泄漏得更快的原因。不幸的是，刷新該電荷的操作也是電流密集型操作，它會在 DRAM 內(nèi)部產(chǎn)生熱量。天氣越熱，你就越需要更新它，但你會繼續(xù)讓它變得更熱，整個事情就會分崩離析。”
除了DRAM，熱量管理對于越來越多的芯片變得至關(guān)重要，它是越來越多的相互關(guān)聯(lián)的因素之一，必須在整個開發(fā)流程中加以考慮，封裝行業(yè)也在尋找方法解決散熱問題。選擇最佳封裝并在其中集成芯片對性能至關(guān)重要。組件、硅、TSV、銅柱等都具有不同的熱膨脹系數(shù) (TCE)，這會影響組裝良率和長期可靠性。
帶有 CPU 和 HBM 的流行倒裝芯片 BGA 封裝目前約為 2500mm 2。一個大芯片可能變成四五個小芯片，總的來說，這一趨勢會持續(xù)發(fā)展下去，因?yàn)楸仨殦碛兴?I/O，這樣這些芯片才能相互通信。所以可以分散熱量。對于應(yīng)用程序，這可能會對您有所一些幫助。但其中一些補(bǔ)償是因?yàn)槟悻F(xiàn)在有 I/O 在芯片之間驅(qū)動，而過去你在硅片中需要一個內(nèi)部總線來進(jìn)行通信。
最終，這變成了一個系統(tǒng)挑戰(zhàn)，一系列復(fù)雜的權(quán)衡只能在系統(tǒng)級別處理。可以通過先進(jìn)的封裝實(shí)現(xiàn)很多新事物，但現(xiàn)在設(shè)計(jì)要復(fù)雜得多，當(dāng)一切都如此緊密地結(jié)合在一起時，交互會變多。必須檢查流量。必須檢查配電。
展開 