Flip-Chip
關注創建者：ANSYS有限元仿真 創建時間：2019-03-12
Flip-Chip的實例教程
圖4 清洗干凈條件下模型的位移場示意圖
圖5 未清洗干凈條件下模型的位移場示意圖
圖6 清洗干凈條件下Soleder的等效塑性應變
圖7 為清洗干凈條件下Soleder的等效塑性應變
五、結論
本文對在Flip-Chip封裝工藝中，對真空回流焊后Solder清洗干凈條件下與未清洗干凈條件下的器件建立了兩種有限元分析模型，載荷為電子可靠性試驗中的溫度循環載荷。有限元分析結果表明，相對于清洗干凈條件下，未清洗干凈中Solder的最大塑性應變較大，同時壽命大大降低，電子器件的可靠性也大大降低。因此，Flip-Chip回流焊后的清洗工藝對器件的可靠性有很大的影響。在Flip-Chip封裝工藝中，需要完善清洗工藝，確保Solder表面處無雜質，使underlfill充滿Solder的周圍。
展開 圖4 清洗干凈條件下模型的位移場示意圖
圖5 未清洗干凈條件下模型的位移場示意圖
圖6 清洗干凈條件下Soleder的等效塑性應變
圖7 為清洗干凈條件下Soleder的等效塑性應變
五、結論
本文對在Flip-Chip封裝工藝中，對真空回流焊后Solder清洗干凈條件下與未清洗干凈條件下的器件建立了兩種有限元分析模型，載荷為電子可靠性試驗中的溫度循環載荷。有限元分析結果表明，相對于清洗干凈條件下，未清洗干凈中Solder的最大塑性應變較大，同時壽命大大降低，電子器件的可靠性也大大降低。因此，Flip-Chip回流焊后的清洗工藝對器件的可靠性有很大的影響。在Flip-Chip封裝工藝中，需要完善清洗工藝，確保Solder表面處無雜質，使underlfill充滿Solder的周圍。
展開 1 倒裝焊接flip chip 技術
目前集成電路互聯的技術主要有三種，引線鍵合技術（Wire Bonding），載帶自動鍵合技術（Tape Automated bonding），倒裝芯片技術（Flip chip）。WB和TAB的芯片焊盤都再芯片四周，因此I/O數量不能太多，而FC可以將整個芯片面積用來與基板互聯，極大的提高了I/O數。
倒裝芯片起源于20世紀60年代，由IBM率先研發出來，是將芯片功能區朝下以倒扣的方式背對著基板通過焊料凸點（簡稱Bump）與基板進行互聯，芯片放置方向與傳統封裝功能區朝上相反，故稱倒裝芯片。如下圖1 所示
圖1 倒裝芯片封裝基本結構
2 倒裝芯片的優點與缺點
倒裝封裝大大提高了電子器件集成度，近幾年倒裝新品啊已經稱為高性能封裝的互聯方法，它的應用得到比較廣泛快速的發展。目前倒裝芯片主要應用在WiFi ，SIP，MCM，CIS，微處理器等方面。但是同時也還有很多方面的問題待解決。
展開 IC封裝中的毛細底部填膠 (Capillary Underfill, CUF) 制程，是將環氧樹脂 (Epoxy) 點膠在覆晶 (Flip chip)的側邊，在表面張力的驅動之下進行底部填膠。Moldex3D芯片封裝模塊支持毛細底部填膠分析，可以模擬毛細流動。
環氧樹脂在填膠過程中會與不同材質的組件接觸，例如基板 (PCB)、錫球 (Solder ball)、芯片 (Silicon die) 等。由于在交界面上會有不同的表面張力性質，為了縮短模擬分析和真實制程的距離，提升分析的準確度，Moldex3D加工精靈(Process Wizard) 支持不同接觸角的設定，并提供用戶接口針對各別接觸對象來給定不同接觸角。
Flip-chip capillary underfilling process
操作流程 ─ 在填膠分析中，不同嵌件材料的的接觸角設定
步驟1：首先建立一個芯片封裝成型項目，并匯入毛細底部填膠模型。本案例共含有4種不同的嵌件(Part insert)材料，會與環氧樹脂接觸的有錫球、芯片、銅墊(Cu Pad)與直通硅晶穿孔(Through Silicon Via, TSV)。
毛細底部填膠案例
步驟2：開啟加工精靈，在分析方式 (Analysis type) 項目選擇毛細底部填膠模塊(Capillary Underfill)，并在底部填膠設定(Underfill Setting) 的頁簽點擊進階設定。并切換至表面張力(Surface Tension)，在此為環氧樹脂指定表面張力系數及其與不同嵌件之間的接觸角度。
加工精靈設定頁面
步驟3：完成其他項目設定并執行流動分析后，即可觀察不同接觸角設定對流動波前的影響。
展開 IC封裝中的毛細底部填膠(Capillary Underfill, CUF)制程，是將環氧樹脂(Epoxy)點膠在覆晶(Flip chip)的側邊，在表面張力的驅動之下進行底部填膠。Moldex3D芯片封裝模塊支持毛細底部填膠分析，可以模擬毛細流動。
環氧樹脂在填膠過程中會與不同材質的組件接觸，例如基板(PCB)、錫球(Solder ball)、芯片(Silicon die)等。由于在交界面上會有不同的表面張力性質，為了縮短模擬分析和真實制程的距離，提升分析的準確度，Moldex3D加工精靈(Process Wizard) 支持不同接觸角的設定，并提供用戶接口針對各別接觸對象來給定不同接觸角。
Flip-chip capillary underfilling process
操作流程─在填膠分析中，不同嵌件材料的的接觸角設定
步驟1 首先建立一個芯片封裝成型項目，并匯入毛細底部填膠模型。本案例共含有4種不同的嵌件(Part insert)材料，會與環氧樹脂接觸的有錫球、芯片、銅墊(Cu Pad)與直通硅晶穿孔(Through Silicon Via, TSV)。
細底部填膠案例
步驟2 開啟加工精靈，在分析方式(Analysis type)項目選擇毛細底部填膠模塊(Capillary Underfill)，并在底部填膠設定(Underfill Setting)的頁簽點擊進階設定。并切換至表面張力(Surface Tension)，在此為環氧樹脂指定表面張力系數及其與不同嵌件之間的接觸角度。
加工精靈設定頁面
步驟3 完成其他項目設定并執行流動分析后，即可觀察不同接觸角設定對流動波前的影響。本案例套用共三組不同的設定：A是皆為30度的情況；B是皆為10度的情況；C接觸角各自不同的情況。
展開 
Flip-Chip的相關專題、標簽、搜索
Flip-Chip的最新內容
chip die, UF and EMC2 curing processes
參賽作品一覽
晶圓級封裝
非導電性黏著
底部填膠 (Underfill)
底部填膠技術 (Underfill) 是覆晶封裝成型 (Flip-Chip) 的制程之一。底部填膠區域夠薄以進行毛細應用，且沿著芯片的一側或兩側的周圍進行環氧塑料放置。表面張力與熱，是主要對底部填膠產生毛細作用的兩項物理因素。
晶圓級封裝
非導電性黏著
l 底部填膠 (Underfill)
底部填膠技術 (Underfill) 是覆晶封裝成型 (Flip-Chip) 的制程之一。底部填膠區域夠薄以進行毛細應用，且沿著芯片的一側或兩側的周圍進行環氧塑料放置。表面張力與熱，是主要對底部填膠產生毛細作用的兩項物理因素。
晶圓級封裝
非導電性黏著
- 底部填膠 (Underfill)
底部填膠技術 (Underfill) 是覆晶封裝成型 (Flip-Chip) 的制程之一。底部填膠區域夠薄以進行毛細應用，且沿著芯片的一側或兩側的周圍進行環氧塑料放置。表面張力與熱，是主要對底部填膠產生毛細作用的兩項物理因素。
晶圓級封裝
非導電性黏著
c) 底部填膠 (Underfill)
底部填膠技術 (Underfill) 是覆晶封裝成型 (Flip-Chip) 的制程之一。底部填膠區域夠薄以進行毛細應用，且沿著芯片的一側或兩側的周圍進行環氧塑料放置。表面張力與熱，是主要對底部填膠產生毛細作用的兩項物理因素。
Flip-chip capillary underfilling process
操作流程 ─ 在填膠分析中，不同嵌件材料的的接觸角設定
步驟1：首先建立一個芯片封裝成型項目，并匯入毛細底部填膠模型。
Chip Underfill:https://www.youtube.com/watch?
凸點的發展趨勢是尺寸不斷縮小，從球柵陣列焊球（Ball-Grid-Array Solder Ball，BGA ball），其直徑范圍通常在 0.25-0.76mm，到倒裝凸點（Flip-Chip Solder Bump， FC Bump），也被稱為可控塌陷芯片焊點（Controlled Callapse Chip Connection solder joint，
C4 solder joint
圖1 服務器CPU功耗增長趨勢
02
CPU 散熱方式
對于FCBGA(Flip Chip Ball Grid Array)倒裝球柵陣列封裝的CPU芯片來說，通常有2個傳熱路徑：一部分熱量通過封裝底面的焊盤傳導至主板上進行散熱；另外一部分熱量通過封裝頂面傳導至散熱器，再由散熱器向外界環境散熱
封裝結構的熱力可靠性方案
Influence of flip-chip attachment process on IC
Moisture Diffusion\Moisture Stress
Thermal Cycling\Thermal Stresses
