差分線
關注創建者：光芯片高頻實驗室 創建時間：2018-07-02
差分線的實例教程
使用Q2D分析影響差分線特征阻抗的因素 ￥0.5
幾乎所有的高速信號都用差分線進行傳輸，由于差分線也是傳輸線類型中的一種，那么在設計差分線時該注意什么呢？或者說有哪些因素會影響到差分線的特征阻抗？
對于均勻（橫截面相同、介質材料的電特性固定）的傳輸線來說，在不考慮損耗（含介質損耗和導體損耗）的情況下，其特征阻抗可用公式來計算。大家如果能緊緊抓住這個公式，分清楚哪些因素會影響寄生電感L、哪些因素會影響寄生電容C，那么差分阻抗的問題就一目了然， 比如介電常數肯定影響的是電容C，介電常數越大，電容越大，那么特征阻抗就會減小。
先來看一個用polar SI9000計算的差分特征阻抗截圖，當前計算的差分阻抗為100.67ohm，其中影響特征阻抗的因素有9個，各參數對L和C分別有啥影響？大家如果不是很清楚，可以借助了ANSYS Q2D軟件來進行分析。
Q2D軟件為二維準靜態場求解器，主要用來提取橫截面均勻的傳輸線（不限于傳輸線，在較短的長度范圍內，如果結構的橫截面不變化，同樣可以用Q2D來確定該小段的特性阻抗）的RLGC寄生參數和特性阻抗等，操作非常簡單，也注定Q2D的功能也相對單一些。
展開 USB協議定義由兩根差分信號線（D+、D-）傳輸數字信號，若要USB設備工作穩定差分信號線就必須嚴格按照差分信號的規則來布局布線。根據筆者多年USB相關產品設計與調試經驗，總結以下注意要點：
1.在元件布局時，盡量使差分線路最短，以縮短差分線走線距離（√為合理的方式，×為不合理方式）；
2.優先繪制差分線，一對差分線上盡量不要超過兩對過孔（過孔會增加線路的寄生電感，從而影響線路的信號完整性），且需對稱放置（√為合理的方式，×為不合理方式）；
3.對稱平行走線，這樣能保證兩根線緊耦合，避免90°走線，弧形或45°均是較好的走線方式（√為合理的方式，×為不合理方式）；
4.差分串接阻容，測試點，上下拉電阻的擺放（√為合理的方式，×為不合理方式）；
5.由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，而線長一旦不匹配，時序會發生偏移，還會引入共模干擾，降低信號質量。所以，相應的要對差分對不匹配的情況作出補償，使其線長匹配，長度差通常控制在5mil以內，補償原則是哪里出現長度差補償哪里；
6.為了減少串擾，在空間允許的情況下，其他信號網絡及地離差分線的間距至少20mil(20mil是經驗值)，覆地與差分線的距離過近將對差分線的阻抗產生影響；
7.USB的輸出電流是500mA，需注意VBUS及GND的線寬，若采用的1Oz的銅箔，線寬大于20mil即可滿足載流要求，當然線寬越寬電源的完整性越好。
普通USB設備差分線信號線寬及線間距與整板信號線寬及線間距一致即可。
展開 所以，相應的要對差分對不匹配的情況作出補償，使其線長匹配，長度差通常控制在5mil以內，補償原則是哪里出現長度差補償哪里；
6、為了減少串擾，在空間允許的情況下，其他信號網絡及地離差分線的間距至少20mil(20mil是經驗值)，覆地與差分線的距離過近將對差分線的阻抗產生影響；
7、USB的輸出電流是500mA，需注意VBUS及GND的線寬，若采用的1Oz的銅箔，線寬大于20mil即可滿足載流要求，當然線寬越寬電源的完整性越好。
普通USB設備差分線信號線寬及線間距與整板信號線寬及線間距一致即可。
然而當USB設備工作速度是480 Mbits/s，只做到以上幾點是不夠的，我們還需對差分信號進行阻抗控制，控制差分信號線的阻抗對高速數字信號的完整性是非常重要的。
因為差分阻抗影響差分信號的眼圖、信號帶寬、信號抖動和信號線上的干擾電壓。
差分線阻抗一般控制在90（±10%）歐姆(具體值參照芯片手冊指導)，差分線阻抗與線寬W1、W2、T1成反比，與介電常數Er1成反比，與線間距S1成正比，與參考層的距離H1正比，如下圖是差分線的截面圖。
下圖為四層板的參考疊層，其中中間兩層為參考層，參考層通常為GND或Power，并且差分線所對應的參考層必須完整，不能被分割，否則會導致差分線阻抗不連續。
若是以下圖疊層設計四層板，通常設計時差分線采用4.5mil的線寬及5.5mil的線間距既可以滿足差分阻抗90Ω。
展開 USB協議定義由兩根差分信號線（D+、D-）傳輸數字信號，若要USB設備工作穩定差分信號線就必須嚴格按照差分信號的規則來布局布線。
差分線阻抗一般控制在90（±10%）歐姆(具體值參照芯片手冊指導)，差分線阻抗與線寬W1、W2、T1成反比，與介電常數Er1成反比，與線間距S1成正比，與參考層的距離H1正比，如下圖是差分線的截面圖。
下圖為四層板的參考疊層，其中中間兩層為參考層，參考層通常為GND或Power，并且差分線所對應的參考層必須完整，不能被分割，否則會導致差分線阻抗不連續。若是以圖 2疊層設計四層板，通常設計時差分線采用4.5mil的線寬及5.5mil的線間距既可以滿足差分阻抗90Ω。
然而4.5mil線寬及5.5mil線間距只是我們理論設計值，最終電路板廠依據要求的阻抗值并結合生產的實際情況和板材會對線寬線間距及到參考層的距離做適當的調整。
以上所描述的布線規則是基于USB2.0設備，在USB布線過程中把握差分線路最短、緊耦合、等長、阻抗一致且注意好USB電源線的載流能力，掌握好以上原則USB設備運行基本沒問題。
展開 
差分線的相關專題、標簽、搜索
差分線的最新內容
進入HFSS后，一定要修改差分線對內的空隙間距
3. 如果要進行變量參數掃描，在其值一欄最好都用變量，否則結果中多條曲線，完全重疊在一起，這是不對的
4. 如果出現仿真結果不對，參數又設置都是正常時，可嘗試將軟件重新打開試試
5. 為了更為準確，可根據實際情況對過孔的介質填充進行選擇
文章來源：CAE愛聯盟
注意點:
成對出現的差分信號線，一般平行走線，盡量少打過孔，必須打孔時，應兩線一同打孔，以做到阻抗匹配。
相同屬性的一組總線，應盡量并排走線，做到盡量等長。從貼片焊盤引出的過孔盡量離焊盤遠些。
（3）布線常用規則
1、走線的方向控制規則：
即相鄰層的走線方向成正交結構。
吊臂的不同工作角度對感應電壓的影響
模型及線纜設置
通過EMA3D的進行實際項目的大臂和線束的建模，線束的屏蔽層，雙絞等均可在Cable Properties里進行設置
EMI/EMC仿真帶來的價值
-測試驗證需要昂貴的硬件資源，仿真可以實現快速虛擬驗證，利用仿真可以方便的評判不同線纜類型（如裸線、差分線、差分屏蔽線）對感應電壓的影響，優化EMC設計。
06
差分信號
高速差分信號線我們必須保證等寬、等間距來實現特定的差分阻抗值。所以在布差分信號線的時候盡量保證對稱。
在差分線對內禁止布置過孔或者元器件，如果在差分線對內放置了過孔或者器件會產生 EMC 問題同時也會導致阻抗不連續。
有時候，一些高速差分信號線需要串接耦合電容。
差分線
差分線其實跟上面的蛇形非常相似，上面的蛇形走線是一組數據線。而差分線只有兩根線。但是比蛇形走線的要求更高，更嚴格。不但要線的長度一致，還需要線與線的距離保持一定的距離。還好相關的軟件都有這種走線的功能，也只需要設置相關的參數即可。
3. 大走線或者寬走線
在布線中比較大的線一般為電源走線，這跟元件負載有關，相關理論就不在這細說了。
信號走線：根據信號的傳輸速率、傳輸類型（模擬還是數字）、走線長度等綜合考慮，普通信號線間距推薦滿足3W原則，差分線則另行考慮。
射頻走線：射頻走線的線寬需要考慮特性阻抗，常用的射頻模組天線接口均為50Ω特特性阻抗，按經驗功率≤30dBm(1W)的射頻線寬0.55mm，鋪銅的間距0.5mm，更準確的也可通過板廠協助調整得到約50Ω的特性阻抗。
這部分在LAYOUT的時候是一個重點，究其原因就是要使相關信號線等長以確保信號的延時相等，時鐘和DQS的差分信號線走線。
Offset Stripline 帶狀線
Edge-Coupled Offset Stripline 差分帶狀線
高速數字電路中，保證阻抗的連續性很重要，因為在阻抗不連續的地方一定會發生信號反射。
所以走線寬度一直要保持一致，盡量不要過孔。
盡管這些空間擾動看上去較小，它會嚴重影響數據速度為5-10Gbps的差分傳輸線。
在一些高速設計項目中，為了應對玻纖效應對高速信號的影響，我們可以采用zig-zag routing布線技術以減緩玻纖效應的影響。
Cadence Allegro PCB Editor 16.6-2015 及后續版本帶來了對zig-zag布線模式的支持。
我們都知道RS485雙半雙工通信，其CPU內部的根源是串口通信，串口通信是區分發送TX和接收RX的，在同一對差分信號線上同時傳輸TX、RX，就是進行方向的控制，方向的控制時機不對，數據傳送是要出問題的。
