FPGA硬件設計的案例
硬件很難嗎？按照這樣的學習路線，提高硬件設計能力
這里不得不提一下器件特性這個概念，沒有它將不能打開電路設計的大門，但是由于篇幅有限，以后再寫文章介紹。
5、數字電子技術。這門課相對于模電來說，要簡單很多很多。它把三級管搭成各種門電路、觸發器，以便于直接把數學知識運用起來，同時它也是FPGA的先修課，是硬件工程師向算法工程師（跟計算機的算法有很大區別）轉變的基礎。這門課全部都是重點，但是要真正掌握它，還是得學FPGA才可以。
6、電力電子技術。這里講到晶閘管、IGBT和電力MOS管，都是用在強電領域的器件，是開關電源的先修課。可以說電源是硬件設計當中最關鍵的部分，一個電源設計得好不好，直接影響整個系統能否正常工作。其中整流、逆變、升壓、降壓電路，都是要重點掌握的。
二、中級理論篇
1、復變函數。這門課跟高數的微積分一樣，是一種數學工具。復數信號是物理不可實現的，但是為什么需要復數？誠然，正弦波（包括余弦，下同）有振幅、頻率和相位三要素，如何在一個圖上面表示振幅與頻率的關系或者相位與頻率的關系（方便觀察分析才需要這樣弄）？這就需要用到復數了，其中i或者j（因為電流的符號是i，所以才換成j，以防混淆）表示的就是方向，對應著極坐標的向量。我們可以把復數轉成模和輻角的形式，想象一下，模就是時鐘的秒針，而輻角就是秒針轉動的角度，秒針轉一圈就是個圓，而把這個圓的各點按照出現的時間先后，重新描繪在直角坐標系中，就是一個正弦波。
展開 硬件很難嗎？按照這樣的學習路線，提高硬件設計能力
這里不得不提一下器件特性這個概念，沒有它將不能打開電路設計的大門，但是由于篇幅有限，以后再寫文章介紹。
5、數字電子技術。這門課相對于模電來說，要簡單很多很多。它把三級管搭成各種門電路、觸發器，以便于直接把數學知識運用起來，同時它也是FPGA的先修課，是硬件工程師向算法工程師（跟計算機的算法有很大區別）轉變的基礎。這門課全部都是重點，但是要真正掌握它，還是得學FPGA才可以。
6、電力電子技術。這里講到晶閘管、IGBT和電力MOS管，都是用在強電領域的器件，是開關電源的先修課。可以說電源是硬件設計當中最關鍵的部分，一個電源設計得好不好，直接影響整個系統能否正常工作。其中整流、逆變、升壓、降壓電路，都是要重點掌握的。
二、中級理論篇
1、復變函數。這門課跟高數的微積分一樣，是一種數學工具。復數信號是物理不可實現的，但是為什么需要復數？誠然，正弦波（包括余弦，下同）有振幅、頻率和相位三要素，如何在一個圖上面表示振幅與頻率的關系或者相位與頻率的關系（方便觀察分析才需要這樣弄）？這就需要用到復數了，其中i或者j（因為電流的符號是i，所以才換成j，以防混淆）表示的就是方向，對應著極坐標的向量。我們可以把復數轉成模和輻角的形式，想象一下，模就是時鐘的秒針，而輻角就是秒針轉動的角度，秒針轉一圈就是個圓，而把這個圓的各點按照出現的時間先后，重新描繪在直角坐標系中，就是一個正弦波。這就意味著，用復數可以表示一個正弦波的三要素，振幅就是模（秒針的長短），相位就是秒針轉動的角度，頻率就是秒針轉動的快慢。想一下，如果用實數來表示正弦波的三要素，是不是很麻煩？這里重點掌握留數、保形映射。
2、信號與系統。介紹如何利用數學建模去描述電路，就是這門課要研究的內容。什么是信號？
展開 基于FPGA的一種DDR4存儲模塊設計
本文就存儲技術結合DDR4協議，設計了一種DDR4傳輸機制，本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片，使用其內部自帶的DDR4 SDRAM（MIG）IP核進行例化核設計。經過驗證，實現在250 MHz時鐘下對DDR4 SDRAM的讀/寫操作，數據無丟失，能夠保證高速率、大帶寬數據正常傳輸，該傳輸機制具有良好的可靠性、適用性及有效性。
關鍵詞：DDR4,高速率,大帶寬,FPGA
作者：謝晨、卓敏，安徽財經大學
隨著通信技術的不斷發展，5G技術作為當前新一代通信的熱點技術將面臨很多研究課題，除了要傳輸低速率、小帶寬數據外，還需要分析高速率、大帶寬數據，分析帶寬從100MHz提高到1GHz，甚至更高帶寬。當前最大的難題就是5G高速率的傳輸將會導致信號的帶寬變大，因此對這些高速率的數據流進行實時處理將變得更加困難[1]。伴隨著數字化的高速發展，目前存儲是大容量數據存儲系統的核心部分，甚至會影響到系統的性能。DDR最大的特點就是傳輸速率是時鐘的兩倍，數據同時在上升沿和下降沿同時采樣[2]。
本文提出一種基于DDR4 SDRAM的高速數據緩存技術，主控器選用Xilinx公司XCVU9P系列FPGA芯片，數據緩存器選用MT40A512M16HA-083E，通過對DDR4 SDRAM的存儲尋址原理及DDR4IP核的讀寫控制邏輯的研究，實現了在250MHz的時鐘下，DDR4SDRAM能夠正常進行讀寫操作。
展開 使用FPGA實現ADAS設計的功能安全考慮
另外，還應該探測到FPGA中一個模塊向另一個模塊傳輸數據時數據的變化。前面提到的測試碼型或者測試幀方法涵蓋了大部分永久故障，但是，探測不到瞬時故障。而各種傳輸或者信息冗余技術能夠探測到這類故障。
中間層圖像處理實現了邊沿或者角探測算法，還可以應用特征提取算法。因此，只查看圖像中關注的特征，減少了生成數據。數據減少后，由于故障會導致后續處理步驟中丟失目標，因此，丟失特征的風險增大了。
高級圖像處理階段包括目標探測和目標分類。從軟件術語的角度來講，這一級主要是控制代碼，因此，非常適合在CPU上運行。HPS采用了幾種硬件功能(例如，ECC、MMU、看門狗)，在HPS中進行故障診斷。
功能安全重要的另一面是確保減少系統性故障。這通過使用可靠的開發過程和工具來實現。ISO26262標準詳細規定了功能安全的管理要求，例如，對安全生命周期和支持過程中不同的行為進行一致性測量，類似配置和修改管理。如果所使用的工具有可能造成應用故障，那么就應該分析這些工具，進行測量以減小故障發生的概率。
ADAS是確保越來越擁擠的道路更加安全的下一波創新。這些系統的性能需求給現有以及未來的標準商用貨架(COTS)產品帶來了挑戰，而可編程FPGA在這方面有很大的優勢。實現專用診斷能夠擴大系統的診斷覆蓋。很多COTS產品在設計時并沒有體現功能安全，而通過使用具有功能安全的平臺和開發環境，與擅長功能安全的合作伙伴合作，這些都有利于系統的整體實現。(end)
展開 
使用FPGA實現ADAS設計的功能安全考慮
另外，還應該探測到FPGA中一個模塊向另一個模塊傳輸數據時數據的變化。前面提到的測試碼型或者測試幀方法涵蓋了大部分永久故障，但是，探測不到瞬時故障。而各種傳輸或者信息冗余技術能夠探測到這類故障。
中間層圖像處理實現了邊沿或者角探測算法，還可以應用特征提取算法。因此，只查看圖像中關注的特征，減少了生成數據。數據減少后，由于故障會導致后續處理步驟中丟失目標，因此，丟失特征的風險增大了。
高級圖像處理階段包括目標探測和目標分類。從軟件術語的角度來講，這一級主要是控制代碼，因此，非常適合在CPU上運行。HPS采用了幾種硬件功能(例如，ECC、MMU、看門狗)，在HPS中進行故障診斷。
功能安全重要的另一面是確保減少系統性故障。這通過使用可靠的開發過程和工具來實現。ISO26262標準詳細規定了功能安全的管理要求，例如，對安全生命周期和支持過程中不同的行為進行一致性測量，類似配置和修改管理。如果所使用的工具有可能造成應用故障，那么就應該分析這些工具，進行測量以減小故障發生的概率。
ADAS是確保越來越擁擠的道路更加安全的下一波創新。這些系統的性能需求給現有以及未來的標準商用貨架(COTS)產品帶來了挑戰，而可編程FPGA在這方面有很大的優勢。實現專用診斷能夠擴大系統的診斷覆蓋。很多COTS產品在設計時并沒有體現功能安全，而通過使用具有功能安全的平臺和開發環境，與擅長功能安全的合作伙伴合作，這些都有利于系統的整體實現。（轉）
展開 基于FPGA的步進電機控制系統的設計方案
系統中需要在FPGA 內利用線性反饋移位寄存器（Linear Feedback Shift Regis-ters）來實現隨機數的產生，控制步進電機的隨機取樣轉動，本系統中最核心的PWM控制模塊設計如下：
4 系統測試
系統設計完成后，對整個系統進行測試和檢驗。
PWM 控制系統的仿真結果如圖5 所示，觀察仿真輸出波形可知控制脈沖輸出正確。將程序固化到FPGA 硬件中之后，將被控的四相反應式步進電機連接上，并通過串口將FPGA與上位機相連，由上位機輸出命令控制步進電機的轉速、轉向、轉動角度等。
5 結語
本文提出了一種基于FPGA的步進電機控制系統的設計方案。該方案利用FPGA控制速度快、可靠性強等特點，利用等步距細分原理和PWM控制技術，設計出了高靈活性、可人機交互、分辨率高的步進電機控制系統。驗證結果表明，該控制系統實現了步進電機等步距角的16級細分，并通過人機交互實現了任意改變各相順序的主要技術指標，控制精度高，可靠性強。從而證實了該方案的可行性。
【免責聲明】文章為轉載，版權歸原作者所有。如涉及作品版權問題，請與本人聯系，本人將立刻采取相應措施！
展開 干貨 | 硬件很難嗎？按照這樣的學習路線，提高硬件設計能力
這里不得不提一下器件特性這個概念，沒有它將不能打開電路設計的大門，但是由于篇幅有限，以后再寫文章介紹。
5、數字電子技術。這門課相對于模電來說，要簡單很多很多。它把三級管搭成各種門電路、觸發器，以便于直接把數學知識運用起來，同時它也是FPGA的先修課，是硬件工程師向算法工程師(跟計算機的算法有很大區別)轉變的基礎。這門課全部都是重點，但是要真正掌握它，還是得學FPGA才可以。
6、電力電子技術。這里講到晶閘管、IGBT和電力MOS管，都是用在強電領域的器件，是開關電源的先修課。可以說電源是硬件設計當中最關鍵的部分，一個電源設計得好不好，直接影響整個系統能否正常工作。其中整流、逆變、升壓、降壓電路，都是要重點掌握的。
二、中級理論篇
1、復變函數。這門課跟高數的微積分一樣，是一種數學工具。復數信號是物理不可實現的，但是為什么需要復數?誠然，正弦波(包括余弦，下同)有振幅、頻率和相位三要素，如何在一個圖上面表示振幅與頻率的關系或者相位與頻率的關系(方便觀察分析才需要這樣弄)?這就需要用到復數了，其中i或者j(因為電流的符號是i，所以才換成j，以防混淆)表示的就是方向，對應著極坐標的向量。我們可以把復數轉成模和輻角的形式，想象一下，模就是時鐘的秒針，而輻角就是秒針轉動的角度，秒針轉一圈就是個圓，而把這個圓的各點按照出現的時間先后，重新描繪在直角坐標系中，就是一個正弦波。這就意味著，用復數可以表示一個正弦波的三要素，振幅就是模(秒針的長短)，相位就是秒針轉動的角度，頻率就是秒針轉動的快慢。想一下，如果用實數來表示正弦波的三要素，是不是很麻煩?這里重點掌握留數、保形映射。
2、信號與系統。介紹如何利用數學建模去描述電路，就是這門課要研究的內容。什么是信號?
展開 一文讀懂嵌入式FPGA所有貓膩，改變芯片設計方式豈是鬧著玩的
芯片設計人員今天面臨的最關鍵的問題之一是在設計過程中實時重新配置RTL，甚至在系統中也是如此。不幸的是，芯片設計人員無法及時知道是否必須這樣做。在這一點上，任何變化都會花費數百萬美元，并將項目推遲數月。
有了嵌入式FPGA，這個問題便解決了。芯片設計人員在開展項目時，會知道他們在項目期間擁有隨時更改RTL的靈活性，這是前所未有的。
因為嵌入式FPGA是一種新技術，在開始介紹之前，我們要將其與已經存在了幾十年的標準FPGA之間的差別說出來。從根本上講，嵌入式FPGA是一個IP block，允許將完整的FPGA集成到SoC或任意類型的集成電路中。正如RAM，SERDES，PLL以及處理器一樣，從單獨的芯片轉變成常規的IP block。FPGA現在也是一個IP區塊。
FPGA在可編程互連結構中組合了可編程／可重配置邏輯塊陣列。在FPGA芯片中，芯片的外緣由GPIO，SERDES和專用PHY（如DDR3 ／ 4）組成。在高級FPGA中，I／O環約占芯片的1／4，架構約占芯片的3／4。“架構”本身在如今的FPGA芯片中大多是互連，其中20－25％的結構面積是可編程邏輯，75－80％是可編程互連。
嵌入式FPGA是一種沒有周邊環形GPIO，SERDES和PHY的FPGA架構。相反，嵌入式FPGA使用標準數字信號連接到芯片的其余部分，實現非常寬，非常快的片上互連。
深入嵌入式FPGA內部之原始的構造塊
FPGA中的可編程邏輯塊是查找表（LUT），它可以通過編程實現任意布爾函數：4個，5個或6個輸入具有一個或兩個輸出。
在Flex Logix EFLX陣列中，LUT是一個雙4輸入LUT，它可以組合形成一個5輸入LUT。LUT輸出可以任意存儲在觸發器中。
展開 明日在線研討會預熱 | 基于高層級設計的FPGA開發快速迭代
為了滿足各類算法對于芯片運算速度的要求，FPGA開始逐漸進入了市場的視野。
為降低開發門檻，Xilinx提出了一系列高層級的FPGA解決方案。同時，結合當前汽車行業的基于模型的開發思路，MathWorks也聯合Xilinx提出了一套基于模型的FPGA開發思路。
圖1 當前基于模型的FPGA開發方式
在此基礎上，百度、戴姆勒、Continental、比亞迪等廠商紛紛推出了其基于MPSoC的智駕相關產品。
圖2 已經開始使用MPSOC的相關企業
如何在眾多基于高層級的研發方式中，找到符合自己產品的研發路線？本次在線研討會，將聚焦目前已有的高層級FPGA開發路線，對其開發方式、優缺點以及適用范圍進行詳細的描述。
圖3 通過工具對HLS代碼進行優化
結合具體的部署案例，本次研討會將較為全面地幫助大家認識高層級FPGA開發方式，希望能夠在后續開發過程中，為大家在開發工具的選擇上提供一定的參考。
圖4 尋求適合自己的高層級FPGA開發思路
經緯恒潤擁有豐富的基于模型開發經驗，成熟的團隊對高層級FPGA開發進行支持，致力于降低FPGA開發的準入門檻，縮短由算法到可用的FPGA IP的迭代時間，能夠為客戶提供完整的咨詢服務。
圖5 FPGA部署的咨詢項目案例
展開 基于DSP和FPGA的錐齒輪傳動噪聲測試分析系統設計
了彌補“聽力法”過于依賴工人經驗且無法精確判斷錐齒輪傳動質量的缺陷，提出了一種基于ＤＳＰ和ＦＰＧＡ的錐齒輪傳動噪聲測試分析系統設計方案。利用ＤＳＰ作為系統控制和數據處理的核心，采集噪聲信號，經過濾波、模數轉換、頻譜分析綜合事Ｉ斷錐齒輪傳動質量；利用現場可編程門陣歹ｌｊ（ＦＰＧＡ）的邏輯控制協調ＤＳＰ實現整個系統功能；利用鍵盤和ＬＣＤ的硬件設計實現人機接１＝／；此外，系統還可通過串口模塊與ＰＣ機通信實現信號數據存儲。該系統功能集成、結構簡單，為控制錐齒輪傳動質量提供了一種有效的分析和測試工具。
基于DSP和FPGA的錐齒輪傳動噪聲測試分析系統設計.pdf
展開 常用外圍電路設計，硬件電路設計參考及注意事項
從事嵌入式這個行業已經有七八年了，在此我給大家分享分享一些硬件電路的設計方案和心得，供一些剛學嵌入式的朋友參考，大神和老鳥請忽略哈。還有，因為本人知識非常有限，也不是專門做電路設計的，如果有什么錯漏的地方非常歡迎大家指正，請大家輕噴輕噴，多多包涵^_^。
一、按鍵電路的常用設計參考
1、R1上拉電阻將不確定的信號通過一個電阻鉗位在高電平，維持在不被觸發的狀態或是觸發后回到原狀態。(個人建議加上)
2、C1電容減小按鍵抖動及高頻信號干擾。(個人建議加上)
3、R2限流電阻(取值100歐~10k不等，如果有設置內部上拉，該值不能太大，否則電流不足以拉低IO口) 保護IO口防止過流過高電壓燒壞IO口，對靜電或者一些高壓脈沖有吸收作用。(個人建議加上)
4、D1ESD二極管 靜電保護二極管，防止靜電干擾或者損壞IO口。(這個根據PCB的成本及防護級別要求來決定添加與否)
二、外接信號輸入設計參考(和按鍵有點類似)
1、R3上拉電阻 將不確定的信號通過一個電阻鉗位在高電平，維持在不被觸發的狀態或是觸發后回到原狀態。(如果外接的連接線比較長，芯片內部上拉能力比較弱，則建議加上。平時通信距離不長，有內部上拉則可以省略)
2、C2電容防止高頻信號干擾。(注意，如果輸入頻率信號比較大,C2容值要對應減少，或者直接省略C2)
3、R4限流電阻保護IO口 防止過流過高電壓燒壞IO口，對靜電或者一些高壓脈沖有吸收作用。(個人建議加上)
4、D2ESD二極管靜電保護二極管，防止靜電干擾或者損壞IO口。
展開 
從模塊到芯片和系統：大型FPGA芯片設計全面的電源噪聲簽核分析【今日16:00直播】
11月4日，Ansys官方『從模塊到芯片和系統：大型FPGA芯片設計全面的電源噪聲簽核分析』研討會為您展開介紹從模塊到芯片到系統的全鏈路動態電源完整性驗證流程提供Ansys電源可靠性的分析方案等，感興趣的下滑預約學習??
時間：11月4日（星期二），16：00-17：00
內容簡介：
介紹了對于大型的先進FinFET工藝FPGA芯片，從模塊到芯片到系統的全鏈路動態電源完整性驗證流程，針對大型模擬頂層的設計，提供Ansys電源可靠性的分析方案。
講師：
林漪婷 | Ansys應用工程師
主要負責芯片內模擬混合信號設計電源可靠性分析的技術支持，支持Totem，Pathfinder-SC，Diakopto等工具在芯片模擬設計的應用并提供電源完整性的驗證和優化方案。
形式：線上
費用：免費
掃碼立即報名
(web: https://s.jishulink.com/O6BGbO)
- -THE END- -
技術鄰簡介：
技術鄰，是一家深耕工科制造業領域逾二十年的專業技術平臺。
我們的服務覆蓋力學、機械、材料、航空、交通運輸、電子電氣、通信、化工、能源、船舶、冶金、建筑土木、水利測繪等眾多專業方向。以CAE仿真為特色和入口，在結構、流體、電磁、熱動力學、工藝、聲、光及加工工藝等領域，擁有深厚的專家資源和項目經驗。累計幫助1200+企業解決制造業研發困擾，100萬+工程師提升專業能力。
面向企業：我們提供精準的項目導航培訓、深度的項目技術分析與高效的項目二次開發服務，致力于成為企業研發創新路上最可靠的技術智庫與實戰伙伴，助力企業研發能力提升。
展開 資深工程師談硬件設計
通信協議一般都是由芯片實現，要么是成熟的 ASIC，要么是自己開發的FPGA/CPLD，芯片工程師或者FPGA工程師比硬件工程師跟靠近通信協議，他們需要對于通信協議理解很透徹，實現各種邏 輯上的狀態機以及滿足協議規定的電氣參數標準。按照OSI的七層模型，硬件工程師尤其需要專注于一層物理層和二層數據鏈路層的協議標準，以 Ethernet距離，物理層是由PHY/transceiver芯片完成，數據鏈路層是由MAC/switch 芯片完成，對于從事Ethernet相關開發的硬件工程師來說，需要對于PHY和Switch芯片理解透徹，從編碼方式，電氣參數，眼圖標準，模板，信號 頻率到幀格式，轉發處理邏輯，VLAN等等。對于傳統PDH/SDH/SONET設備就更是如此，PDH/SDH/SONET是更硬件的設備，就是說主要協議都是通過ASIC實現的，軟件的功能 主要是管理，配置，監視，告警，性能，對于硬件工程師來說，必須要熟悉使用的相關協議和接口標準，尤其對于電氣規范，眼圖模板，這樣在設計驗證的時候才能胸有成竹。
3. 寫文檔的能力：
誠如軟件設計一樣，好的軟件設計需要好的設計文檔，明確需求，實現什么功能，達到什么驗收標準，隨著芯片集成度的增加，接口速率的提高，單板復雜度的 提高，硬件設計也越來越復雜以及對應熱穩定性，可靠性，電磁兼容，環境保護的要求，已經不是通過小米加步木。倉的游擊戰可以解決了，每一個硬件項目都是一 場戰爭，都需要好好的規劃，好好的分析，這就需要好好做文檔。
展開 硬件大神們都是怎么搞定電路設計的？
獻給那些剛開始或即將開始設計硬件電路的人！剛剛開始接觸電路板的時候，與你一樣，在網上許多關于硬件電路的經驗、知識讓人目不暇接，像信號完整性、EMI、PI設計準會把你搞暈。
別急，慢慢來捋一下。
概述
1）總體思路。設計硬件電路，大的框架和架構要搞清楚，但要做到這一點還真不容易。有些大框架也許自己的老板、老師已經想好，自己只是把思路具體實現;但也有些要自己設計框架的，那就要搞清楚要實現什么功能，然后找找有否能實現同樣或相似功能的參考電路板。懂得盡量利用他人的成果，越是有經驗的工程師越會懂得借鑒他人的成果。
2）理解電路。如果你找到了的參考設計，那么恭喜你，你可以節約很多時間了(包括前期設計和后期調試)。馬上就copy？NO，還是先看懂理解了再說，一方面能提高我們的電路理解能力，另一方面也能避免設計中的錯誤。
3）沒有找到參考設計?
沒關系。先確定大IC芯片，找datasheet，看其關鍵參數是否符合自己的要求，哪些才是自己需要的關鍵參數，以及能否看懂這些關鍵參數，都是硬件工程師的能力的體現，這也需要長期地慢慢地積累。這期間，要善于提問，因為自己不懂的東西，別人往往一句話就能點醒你，尤其是硬件設計。
4）硬件電路設計主要是三個部分，原理圖，PCB ，物料清單(BOM)表。原理圖設計就是將前面的思路轉化為電路原理圖。它很像我們教科書上的電路圖。PCB涉及到實際的電路板，它根據原理圖轉化而來的網表(網表是溝通原理圖和PCB之間的橋梁)，而將具體的元器件的封裝放置(布局)在電路板上，然后根據飛線(也叫預拉線)連接其電信號(布線)。完成了PCB布局布線后，要用到哪些元器件應該有所歸納，所以我們將用到BOM表。
5）用什么工具？
展開 滿滿干貨，超全硬件電路設計流程解析
對于fpga設計來說往往還要改動原理圖來使布線更加順暢。布線和布局問題涉及的因素很多，對于高速數字部分，因為牽扯到信號完整性問題而變得復雜，但往往這些問題又是難以定量或即使定量也難以計算的。所以，在信號頻率不是很高的情況下，應以布通為第一原則。
3) OK了?別急，用DRC檢查檢查先。這是一定要檢查的。DRC對于布線完成覆蓋率以及規則違反的地方都會有所標注，按照這個再一一的排查，修正。
4) 有些PCB還要加上敷銅(可能會導致成本增加)，將出線部分做成淚滴(工廠也許會幫你加)。最后的PCB文件轉成gerber文件就可交付PCB生產了。(有些直接給PCB也成，工廠會幫你轉gerber)。
5) 要裝配PCB，準備bom表吧，一般能直接從原理圖中導出。但是需要注意的是，原理圖中哪些部分元件該上，哪些部分元件不該上，要做到心理有數。
對于小批量或研究板而言，用excel自己管理倒也方便(大公司往往要專業軟件來管理)。而對于新手而言，第一個版本，不建議直接交給裝配工廠或焊接工廠將bom的料全部焊上，這樣不便于排查問題。最好的方法就是，根據bom表自己準備好元件。等到板來了之后，一步步上元件、調試。
談談調試
1、拿到板第一步做什么，不要急急忙忙供電看功能，硬件調試不可能一步調試完成的。
先拿萬用表看看關鍵網絡是否有不正常，主要是看電源與地之間有否短路(盡管生產廠商已經幫你做過測試，這一步還是要自己親自看看，有時候看起來某些步驟挺繁瑣，但是可以節約你后面不少時間!)
展開 