2nm芯片的案例
全球首個2nm芯片問世！臺積電霸主地位不保？
半導體歷史上出現(xiàn)新里程碑：IBM于紐約時間5月6日在其官網(wǎng)宣布制造出世界上第一顆2nm芯片，揭開了半導體設計和工藝方面的突破。IBM預計與當今最新一代的AMD最新一代CPU和GPU所采用的最先進的7nm芯片相比，2nm芯片將實現(xiàn)提高45％的性能或降低75％的功耗。
IBM Research
圖源：IBM官網(wǎng)
據(jù)了解，該芯片的制造者為IBM奧爾巴尼研究室（IBM Research Albany）。IBM曾是一家主要的芯片制造商，現(xiàn)已將其大量芯片生產外包給三星電子，但其在紐約州奧爾巴尼仍保留著一個芯片制造研究中心，IBM科學家在該實驗室與公共和私營部門合作伙伴密切合作，負責對芯片進行試運行。
據(jù)路透社此前報道，該實驗室與三星和英特爾簽署了聯(lián)合技術開發(fā)協(xié)議，商定合作使用IBM的芯片制造技術。本次宣告制造完成的2nm芯片就是該實驗室的最新研究成果。
IBM 2nm芯片有何價值？
業(yè)界對IBM制造出2nm芯片表現(xiàn)出極大興趣，很大程度在于2nm芯片意味著芯片性能的極大提升。
IBM Research 2 nm芯片
圖源：IBM官網(wǎng)
據(jù) IBM 的說法，這些先進的2 nm芯片的潛在優(yōu)勢可能包括：
1）大幅提高芯片性能；其 2nm 架構實現(xiàn)現(xiàn)有的 7nm 相同的性能下，僅使用現(xiàn)在25% 的電力，手機電池壽命增加三倍，僅要求用戶每四天為設備充電一次。
展開 半導體｜IBM發(fā)布全球首個2nm芯片制造技術
5月6日消息，IBM宣布造出了全球第一顆2nm工藝的半導體芯片。核心指標方面，IBM稱該2nm芯片的晶體管密度（MTr/mm2，每平方毫米多少百萬顆晶體管）為333.33，幾乎是臺積電5nm的兩倍，也比外界預估臺積電3nm工藝的292.21 MTr/mm2要高。
IBM稱，在運行速度方面，與當前許多筆記本電腦和手機中使用的主流7nm芯片相比，IBM的這顆2nm芯片計算速度要快45%，能源效率也高出75%，電池壽命最高可提升4倍，這代表用戶每4天僅需為設備充電1次。
另外，相較于當前最先進的5nm芯片（目前僅有蘋果iPhone 12等旗艦智能手機才有使用），這顆2nm芯片的體積將更小、速度也更快，未來有助于提升網(wǎng)絡連接和數(shù)據(jù)處理速度，并提升自動駕駛汽車檢測物體的反應時間。
據(jù)悉，臺積電和三星目前正在生產5nm芯片，英特爾則致力于7nm芯片技術。按投產進度來看，臺積電目前計劃在今年年底開工投產的4nm芯片工藝，大批量生產要等到2022年；3nm芯片技術投產進程預計更晚，要到2022年下半年；2nm芯片技術更是仍處于相對早期的開發(fā)階段。
2nm晶圓近照
換言之，在150平方毫米也就是指甲蓋大小面積內，就能容納500億顆晶體管。
實際上，IBM此前也是率先造出7nm（2015年）和5nm（2017年）芯片的廠商，在電壓等指標的定義上很早就拿下主導權。
回到此次的2nm上，采用的是GAA（環(huán)繞柵極晶體管）技術，三層。
展開 對比 | 芯片制程大PK！Intel 10nm，三星3nm，IBM 2nm，臺積電1nm
目前全球的IT產業(yè)一年的規(guī)模超過10萬億美元，在全球半導體芯片缺貨漲價的趨勢下，各大芯片公司開啟了硬核競爭模式：三星首發(fā)3nm，IBM推出2nm，臺積電突破1nm，而英特爾這邊，還在10nm邊緣徘徊。
目前全球的IT產業(yè)一年的規(guī)模超過10萬億美元，在全球半導體芯片缺貨漲價的趨勢下，各大芯片公司開啟了硬核競爭模式：三星首發(fā)3nm，IBM推出2nm，臺積電突破1nm，而英特爾這邊，還在10nm邊緣徘徊。
臺積電、三星這兩大代工巨頭在芯片制程上不斷前進，你追我趕，再次印證了中國互聯(lián)網(wǎng)市場的規(guī)律，老大和老二打架，把老三intel甩到了身后。
三星：3nm
3月份的時候，三星全球首發(fā)了3nm的芯片，這是一顆3nm的 SRAM芯片，容量達到了256GB，但面積只有56平方毫米，采用了GAAFET晶體管工藝。
三星這顆3nm的芯片推出后，很多人表示，這次三星可能要領先于臺積電了，因為三星這次確實在技術上似乎領先了，畢竟使用GAAFET工藝，而臺積電之前表示3nm芯片還使用FinFET晶體管工藝。
展開 干貨 | IBM 2nm芯片采用的GAA技術能否替代FinFET而延續(xù)摩爾定律的神話？
IBM最近宣布，位于紐約Albany的IBM Research實驗室采用納米片(nanosheet)技術研制出2nm芯片，據(jù)稱在150mm2的平面上(約指甲蓋大小)嵌入了 500 億個晶體管，平均每平方毫米3.3 億個。而臺積電和三星的7納米芯片容納的晶體管數(shù)量大約在每平方毫米9,000萬個;三星的5LPE為1.3億個;臺積電的5納米芯片則是1.7億個。
IBM 2nm芯片的性能/功耗提升靠什么技術?
據(jù)IBM Research負責人Darío Gil稱，采用2納米工藝制造的處理器相比現(xiàn)在許多筆記本電腦及手機使用的主流7納米處理器速度提升45%，能效提高75%。也就是說，其2納米架構可以在與現(xiàn)有7納米相同的性能下，僅耗用25%的電力。以最新的智能手機為例，可能四天才需要充一次電。而在筆記本電腦、自動駕駛等對能耗不敏感的使用場景下，則能帶來更高的算力。
IBM 2nm 芯片首發(fā)相比7nm算力可提升45%(動圖制作：ASPENCORE電子工程專輯)
IBM 2nm 芯片相比7nm功耗降低75%(動圖制作：ASPENCORE電子工程專輯)
這種2nm芯片還可用于數(shù)據(jù)中心、太空探索、人工智能、5G、6G 乃至于量子計算。但要真正投片量產還要等待幾年時間，估計至少要到2024年。大約4年前，IBM宣布與合作伙伴格芯和三星共同開發(fā)出采用納米片晶體管結構的5納米芯片，據(jù)稱在指甲蓋大小的面積上集成了30億個晶體管，而其前一代7納米測試芯片(于2015年發(fā)布)的容量為20億個晶體管。
展開 
詳解IBM全球首款2nm芯片制程，等效臺積電3.5納米技術？
來源：綜合報道
近日，IBM Research在其紐約奧爾巴尼技術中心宣布其突破性的2nm技術的消息。
據(jù)IBM官方表示，核心指標方面，IBM稱該2nm芯片的晶體管密度
（MTr/mm2，每平方毫米多少百萬顆晶體管）
為333.33，幾乎是臺積電5nm的兩倍，也比外界預估臺積電3nm工藝的292.21 MTr/mm2要高。
換而言之，這種技術能在指甲蓋大小
（150mm）
的芯片上安裝500億個晶體管。相比于7nm芯片，這種技術預計將提升45%的性能、并降低75%的能耗。
不過，這并不意味著IBM就具備量產2nm芯片的能力，因為這項技術是在它位于紐約州奧爾巴尼
（Albany）
的芯片制造研究中心做出來的，但量產還涉及許多其他技術。
據(jù)報道，目前擔任IBM混合云研究副總裁的Mukesh Khare帶領其完成了2納米技術的突破。
資料顯示，Khare在1999年到2003年間，從事90納米SOI工藝的開發(fā)，該工藝將Power4和Power4 +推向市場，他隨后又負責了65納米和45納米SOI的推進，這些技術被Power5和Power6采用；之后他對對用于Power7的32納米技術進行了研究，然后研究了在Power8上使用的22納米工藝中使用的高k /金屬柵極技術。
展開 IBM宣布造出全球首顆2nm EUV芯片
5月6日消息，IBM宣布造出了全球第一顆2nm工藝的半導體芯片。
核心指標方面，IBM稱該2nm芯片的晶體管密度（MTr/mm2，每平方毫米多少百萬顆晶體管）為333.33，幾乎是臺積電5nm的兩倍，也比外界預估臺積電3nm工藝的292.21 MTr/mm2要高。
2nm晶圓近照
換言之，在150平方毫米也就是指甲蓋大小面積內，就能容納500億顆晶體管。
同時，IBM表示，在同樣的電力消耗下，其性能比當前7nm高出45%，輸出同樣性能則減少75%的功耗。
實際上，IBM此前也是率先造出7nm（2015年）和5nm（2017年）芯片的廠商，在電壓等指標的定義上很早就拿下主導權。
回到此次的2nm上，采用的是GAA（環(huán)繞柵極晶體管）技術，三層。IBM介紹，這是第一次使用底介電隔離通道，它可以實現(xiàn)12 nm的柵長，其內部間隔是第二代干法設計，有助于納米片的開發(fā)。這也是第一次使用EUV曝光FEOL部分過程。
需要注意的是，IBM并沒有自己的晶圓廠，2014年其制造工廠賣給了格芯，但兩者簽署了10年合作協(xié)議，另外，IBM也和三星、Intel保持合作。
關于GAA晶體管技術，三星3nm、Intel 5nm以及臺積電2nm均將首次采用。
展開 芯片三巨頭3nm、2nm大亂斗！英特爾：我在哪兒？
另外，臺積電正在開發(fā)3nm和2nm，英特爾也在開發(fā)更先進的工藝，所有這些公司都在開發(fā)一種稱之為納米片F(xiàn)ET的GAA FET，其性能優(yōu)于當今的FinFET晶體管，但也更難制造、更加昂貴。
圖1：平面晶體管與FinFET以及GAA FET，來源：Lam Research
預計3nm的生產將于2022年中開始，2nm的生產將在2023年或2024年之前完成，因此業(yè)界需要為這些技術做好準備。不過目前的情況令人疑惑，關于新節(jié)點和新功能的官方公告并不完全像它們看起來的那樣。一方面，行業(yè)繼續(xù)在不同的節(jié)點上使用傳統(tǒng)的編號方案，但術語并沒有真正反映出哪家公司領先，另一方面，芯片制造商在所謂的3nm節(jié)點上朝著不同的方向發(fā)展，并不是所有3nm技術都一樣。
這樣做的好處是每個新節(jié)點都是特定應用。在過去的幾個工藝節(jié)點中，晶體管密度提升正在放緩，且性價比在不斷下降，而且很少有公司能夠負擔得起僅基于最新節(jié)點的產品設計和制造能力。另一方面，開發(fā)這些工藝的成本飛漲，配備先進晶圓廠的成本也在飛速增長。如今，三星和臺積電是僅有的兩家能夠制造7nm和5nm芯片的供應商。
此后，晶體管結構開始發(fā)生變化。三星和臺積電正基于當今的FinFET生產7nm和5nm的芯片，三星將轉向3nm的納米片F(xiàn)ET，英特爾也在開發(fā)GAA技術，臺積電計劃將FinFET擴展到3nm，然后在2024年左右遷移到2nm納米片F(xiàn)ET。
IBM也正在開發(fā)使用納米片的芯片，但是該公司已經(jīng)幾年沒有生產自己的芯片了，目前將其生產外包給三星。
展開 IBM發(fā)布的真的是2nm芯片嗎？
眾所周知，IBM最近發(fā)布了2nm芯片。
按照他們的說法，這個芯片的密度為3.33億個晶體管/平方毫米（MTx / mm 2）；柵極長度為12nm的44nm接觸式多節(jié)距（CPP）；基于IBM正在使用水平納米片（HNS）的橫截面，Gate All Around（GAA）可以采用多種方法進行GAA；HNS疊層構建在氧化物層之上；與最先進的7nm芯片相比，性能提高45％，功耗降低75％；EUV圖案用于前端，可讓HNS片材寬度在15nm至70nm之間變化。這對于調整電路的各個區(qū)域以實現(xiàn)低功耗或高性能以及SRAM單元非常有用；sheet為5nm厚，堆疊為三層高。
但這真的是“ 2nm”嗎？臺積電是目前生產工藝技術的領導者。我們繪制了TSMC節(jié)點名稱與晶體管密度的關系圖，并擬合了0.99 R2值的曲線，見圖1。
使用曲線擬合，我們可以將晶體管密度轉換為TSMC等效節(jié)點（TEN）。使用曲線擬合，對于IBM宣布的333MTx / mm 2，我們得到2.9nm的TEN 。我們認為這使公告成為3nm節(jié)點，而不是2nm節(jié)點。
為了更詳細地將IBM公告與之前宣布的3nm工藝和預計的2nm工藝進行比較，我們需要進行一些估算。
從公告中我們知道CPP為44nm。我們假設一個單擴散中斷（SDB）將導致最密集的過程。
查看公告中的橫截面，我們看不到埋入式電源導軌（BPR），需要BPR才能將HNS軌道高度降低到5.0，因此我們假設該過程為6.0。
展開 IBM發(fā)布的真的是2nm芯片嗎？
眾所周知，IBM最近發(fā)布了2nm芯片，
按照他們的說法，這個芯片的密度為3.33億個晶體管/平方毫米（MTx / mm 2）；
柵極長度為12nm的44nm接觸式多節(jié)距（CPP）；
基于IBM正在使用水平納米片（HNS）的橫截面，Gate All Around（GAA）可以采用多種方法進行GAA；
HNS疊層構建在氧化物層之上；
與最先進的7nm芯片相比，性能提高45％，功耗降低75％；
EUV圖案用于前端，可讓HNS片材寬度在15nm至70nm之間變化。
這對于調整電路的各個區(qū)域以實現(xiàn)低功耗或高性能以及SRAM單元非常有用；
sheet為5nm厚，堆疊為三層高。
但這真的是“ 2nm”嗎？臺積電是目前生產工藝技術的領導者。我們繪制了TSMC節(jié)點名稱與晶體管密度的關系圖，并擬合了0.99 R2值的曲線，見圖1。
使用曲線擬合，我們可以將晶體管密度轉換為TSMC等效節(jié)點（TEN）。使用曲線擬合，對于IBM宣布的333MTx / mm 2，我們得到2.9nm的TEN 。我們認為這使公告成為3nm節(jié)點，而不是2nm節(jié)點。
為了更詳細地將IBM公告與之前宣布的3nm工藝和預計的2nm工藝進行比較，我們需要進行一些估算。
從公告中我們知道CPP為44nm。我們假設一個單擴散中斷（SDB）將導致最密集的過程。
查看公告中的橫截面，我們看不到埋入式電源導軌（BPR），需要BPR才能將HNS軌道高度降低到5.0，因此我們假設該過程為6.0。
展開 IBM發(fā)布的真的是2nm芯片嗎？
眾所周知，IBM最近發(fā)布了2nm芯片，
按照他們的說法，這個芯片的密度為3.33億個晶體管/平方毫米（MTx / mm 2）；柵極長度為12nm的44nm接觸式多節(jié)距（CPP）；基于IBM正在使用水平納米片（HNS）的橫截面，Gate All Around（GAA）可以采用多種方法進行GAA；HNS疊層構建在氧化物層之上；與最先進的7nm芯片相比，性能提高45％，功耗降低75％；EUV圖案用于前端，可讓HNS片材寬度在15nm至70nm之間變化。這對于調整電路的各個區(qū)域以實現(xiàn)低功耗或高性能以及SRAM單元非常有用；sheet為5nm厚，堆疊為三層高。
但這真的是“ 2nm”嗎？臺積電是目前生產工藝技術的領導者。我們繪制了TSMC節(jié)點名稱與晶體管密度的關系圖，并擬合了0.99 R2值的曲線，見圖1。
使用曲線擬合，我們可以將晶體管密度轉換為TSMC等效節(jié)點（TEN）。使用曲線擬合，對于IBM宣布的333MTx / mm 2，我們得到2.9nm的TEN 。我們認為這使公告成為3nm節(jié)點，而不是2nm節(jié)點。
為了更詳細地將IBM公告與之前宣布的3nm工藝和預計的2nm工藝進行比較，我們需要進行一些估算。
從公告中我們知道CPP為44nm。我們假設一個單擴散中斷（SDB）將導致最密集的過程。
查看公告中的橫截面，我們看不到埋入式電源導軌（BPR），需要BPR才能將HNS軌道高度降低到5.0，因此我們假設該過程為6.0。
展開 當中國芯片股狂跌時，這家美國大廠又把芯片技術推向極限了
雖然后來IBM的個人電腦業(yè)務逐漸衰弱，并將相關業(yè)務逐步賣給了中國企業(yè)聯(lián)想，但IBM之后全力投入企業(yè)服務市場，在企業(yè)級軟件、服務器、數(shù)據(jù)中心等領域占有很大市場份額，因此，為了自己業(yè)務的發(fā)展，IBM始終保留有芯片的設計與制造業(yè)務，依然屬于全球領先的芯片大廠之一。
不過，雖然IBM擁有自己的芯片制造生產線，但其制造能力已經(jīng)遠遠落后于后起之秀臺積電與三星。IBM芯片拳頭產品IBM Power處理器雖然由其自身進行設計，但卻只能交給臺積電與三星進行代工生產，比如其Power10處理器就采用的是三星的7nm工藝制造，頗有虎落平陽被犬欺的趕腳。
但是，在美國大力發(fā)展芯片制造的熱潮下，IBM似乎回光返照了，廉頗老矣的IBM，竟然搶先一步，推出2nm芯片制造技術。據(jù)IBM稱，與當前主流的 7nm 芯片相比，IBM2nm芯片的性能預計提升 45%，能耗降低 75%。而之所以能實現(xiàn)以上突破，是因為IBM的2nm芯片制造技術，可以在寸土寸金的芯片上堆積更多的晶體管。采用2nm制程的芯片，每平方毫米容納可以容納3.33億個晶體管，比之前臺積電最領先的3nm技術還能增加10%的晶體管容量。
而且，該芯片制造技術，確實是IBM自己研發(fā)的。實現(xiàn)2nm制程芯片的GAA（環(huán)繞式柵極技術晶體管）技術，正是在IBM位于紐約奧爾巴尼市的芯片制造研發(fā)中心誕生的。
英特爾創(chuàng)始人之一戈登摩爾曾經(jīng)提出著名的摩爾定律，通過他老人家那個年代集成電路集成度提升的數(shù)據(jù)統(tǒng)計分析，他認為集成電路上可以容納的晶體管數(shù)目（處理器的性能）在大約每經(jīng)過18個月便會增加一倍。
之后半個世紀過去了，全球芯片性能幾乎是按照摩爾定律的曲線逐步上升。
展開 
5nm芯片設計成本或將高達2.5億美元
臺積電表示，N7的晶體管密度比代工廠的40nm節(jié)點更高16.8倍。遺憾的是，更先進工藝帶來的成本也在水漲船高。據(jù)消息來源之一指出，N5設計的總成本包括人工和IP授權費用約高達2億至2.5億美元，較目前7nm芯片所需要的1.5億美元更大幅上漲。
7nm占比將持續(xù)攀升
作為代工行業(yè)的執(zhí)牛耳者，臺積電的7nm工藝正如火如荼。即便有中美貿易戰(zhàn)、挖礦需求衰退、智能手機銷量低迷等因素影響，7nm也將幫助臺積電在第三季度達成創(chuàng)紀錄的收入之后，第四季度繼續(xù)創(chuàng)造新高。
同時，盡管傳聞蘋果砍掉了一部分A12處理器訂單，臺積電仍然預計到明年會有100多款基于7nm、7nm EUV極紫外光刻工藝的芯片完成流片，在今年50款的基礎上翻一番還多，其中不乏華為麒麟、高通、AMD、NVIDIA、Xillinx這樣得到大客戶。
因此，臺積電對于7nm工藝未來幾年的前景非常樂觀，預計相關年收入可以穩(wěn)定達到100-120億美元，在今年第四季度為臺積電貢獻晶圓收入的20％以上，全年比例則可接近10％，明年全年則能超過20％。。臺積電強調，明年移動設備、高速運算電腦、車用半導體和物聯(lián)網(wǎng)四大平臺全都成長，其中，營收占比達五成的移動設備芯片，今年營收負成長，但明年將重拾強勁成長動能，估計年增率可接近10%甚至超越一成;其余三大平臺也與今年一樣，呈雙位數(shù)成長。公司有信心未來五年營收年增率可維持5%至10%水準。
臺積電持股的VIS也同樣信心十足，主要是2K/4K大尺寸電池驅動IC、分離功率元件、電源管理IC等需求旺盛。
不過由于全球經(jīng)濟和金融環(huán)境動蕩，臺積電和VIS對于明年的收入持相對保守態(tài)度。
來源：內容綜合自eettaiwan和快科技
展開 全球首款2nm芯片制程發(fā)布，未來手機四天一充電？
也許你都忘了，IBM曾是一家大牌的芯片制造商。
但它今天給我們提了個醒兒：全球第一個 2 納米芯片制造技術，誕生在了紐約州奧爾巴尼的IBM研究院。
在IBM研究院的阿爾巴尼工廠制造的2納米晶圓
每十年都是考驗摩爾定律極限的期限，以2021為開端的十年也不例外。
隨著極紫外（EUV）技術的到來，加上其他更多的技術改進，晶體管尺寸得以減少。但目前看來，這項技術已經(jīng)趨于瓶頸。
據(jù)IBM稱，其新推出技術這種架構可以平衡性能與能源效率——比目前主流的7納米芯片快 45%，功耗減少 75%。
這個消息，就像一個重磅炸彈，在臺積電、三星、英特爾盤踞太久的芯片行業(yè)，讓IBM狠狠地刷了波存在感。
但必須澄清的是，雖然該工藝節(jié)點被稱為「2納米」，這個2nm跟傳統(tǒng)談論的線寬不一樣。
全球首個2納米芯片制造技術，但2納米的標簽你搞清了嗎
在過去，這個尺寸曾經(jīng)是芯片上二維特征尺寸的等效度量，如90納米、65納米和40納米。
然而，隨著FinFET和其他3D晶體管設計的出現(xiàn)，現(xiàn)在的工藝節(jié)點名稱是對「等效2D晶體管」設計的解釋。一般用晶體管密度可以更準確的衡量，如同英特爾倡導的那樣。
例如，英特爾的7納米工藝將與臺積電的5納米工藝大致相同；臺積電的5納米工藝也甚至沒有50%的改進（它比7納米工藝只提供15%的改進），所以稱其為5納米工藝本身就有點牽強。根據(jù)IBM的說法，他們的「2納米」技術比臺積電的7納米工藝有大約50%的改進，這樣以來——即使按照當今最寬松的標準，也頂多是3.5納米技術。
展開 半導體制程之爭烽煙再起，“中國芯”該如何反超？
值得一提的是，臺積電和三星在7nm制程以前均采用FinFET技術（鰭式場效晶體管），但是從5nm制程開始，F(xiàn)inFET工藝極限的瓶頸就逐漸顯現(xiàn)出來。在3nm制程芯片的實現(xiàn)路徑上，三星決定用MBCFEF替代傳統(tǒng)的FinFET，預計于明年量產，但臺積電卻依舊堅持FinFET技術，對傳統(tǒng)技術進行改進，暫定于今年下半年投入試產，計劃于明年實現(xiàn)量產。
臺積電和三星還在為3nm制程廝殺激烈，這幾年悶聲不吭的IBM卻在今年5月突然放了個大招，發(fā)布了2nm芯片制程技術。消息一出，業(yè)界嘩然，很多人至今似乎還無法相信，世界上首個2nm制程芯片，竟然是默默無聞的IBM最先發(fā)布的！
按照IBM的幾組數(shù)據(jù)指標，其2nm制程工藝與當下較為先進的7nm相比，性能將提升45%，功耗降幅則高達75%。
最新技術能在指甲蓋大小（約150mm）的芯片上安裝500億個晶體管，高于2017年該公司官宣5nm時突破的300億，與此同時，也是臺積電5nm的兩倍。IBM甚至聲稱，這項最新的制程技術可將手機電池壽命支撐到現(xiàn)有的四倍，在未來，手機只需要一次充滿電，就可以使用整整四天的時間。
從晶體管峰值密度來說，IBM最新發(fā)布的3nm制程約為每平方毫米3.33億晶體管（MTr/mm2），而橫向對比，目前臺積電3nm制程工藝的預估邏輯密度峰值也僅有每平方毫米2.92億晶體管。
如果一切順利，IBM的2nm制程工藝有望在2023年下半年開始風險性試產，最快將在2024年進入量產階段。
展開 【學術前沿】1納米以下制程重大突破！麻省理工和臺積電官宣「鉍」密武器
去年，在5nm量產不久后，臺積電宣布2nm制程取得重大突破——切入環(huán)繞式柵極技術(gate-all-around，簡稱 GAA) 技術。
有別于3nm與5nm采用鰭式場效晶體管（FinFET）架構。
FinFET 本身的尺寸已經(jīng)縮小至極限后，無論是鰭片距離、短溝道效應、還是漏電和材料極限也使得晶體管制造變得岌岌可危，甚至物理結構都無法完成。
而全環(huán)繞柵(GAA)是FinFET技術的演進， 溝道由納米線（nanowire）構成，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。
臺積電在2nm研發(fā)上切入全環(huán)柵場效應晶體管GAA，其競爭對手三星則早在2年前其揭露3nm技術工藝時，就宣布從FinFET轉向GAA，并「大放厥詞」：2030年要超過臺積電，取得全球芯片代工龍頭地位。
這也算是為兩家企業(yè)2-3nm制程的市場之戰(zhàn)吹響了號角。
為了搶在臺積電之前完成3nm的研發(fā)，三星的芯片制造工藝由5nm直接上升到3nm，4nm則直接跳過。
盡管臺積電和三星在2nm-3nm市場你爭我奪，但是英特爾卻毫不在乎，依然堅持在14nm，10nm制程上的研發(fā)。
臺積電，三星對最先進制程的追趕，正是想要在世界先進制程領域一決高下。
展開 