芯片封裝系統的案例
芯課程 | Multi-Die設計中的芯片-封裝-系統協同多物理場分析
隨著 CoWos、2.5D/3D 集成等先進封裝技術的快速發展，Multi-Die設計已成為業界的核心解決方案。但異構芯片集成與復雜互連架構，催生了電源完整性（PI）、信號完整性（SI）、熱學、力學應力等多物理場的強耦合效應，傳統單物理域仿真方法已難以滿足多芯片系統驗證的精度與效率要求。隨著新思科技完成對Ansys的整合，其提供的多物理場芯片-封裝-系統（CPS）仿真技術，可實現Multi-Die設計的跨域協同分析，完成電，熱，結構的聯合仿真。
新思科技芯課程將在年后迎來第五講，也是首期系列課程的收官之作：「Multi-Die設計中的芯片-封裝-系統協同多物理場分析」，探討如何基于高精度芯片模型，幫助用戶優化多芯片設計的SIPI/熱/機械可靠性性能。歡迎大家報名參會，也可前往觀看往期課程點播內容：
Multi-Die設計：引爆系統創新的下一場革命
UCle加速高性能Multi-Die設計
加速創新：異構多芯片系統中的數字設計實現
業界領先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設計中的芯片-封裝-系統協同多物理場分析（正在報名中）
時間：2 月27日（星期五），14:00–15:00
地點：線上直播
講師簡介：
褚正浩 | 新思科技EBU ACE總監
現任新思科技中國電磁產品技術支持總監，專注為客戶規劃電磁產品，構建芯片＋封裝+系統協同仿真方案及能力。加入新思科技前，任職于 Cadence 北方區技術支持，負責信號完整性、電源完整性及電磁兼容的技術支持與能力建設。
掃碼立即報名參會
技術鄰簡介：
技術鄰專注于工科技術社區，從最早的CAE技術社區（中國CAE聯盟）發展而來，在CAE領域有20年的教學和咨詢服務經驗。
展開 芯課程第五講 | Multi-Die設計中的芯片-封裝-系統協同多物理場分析
隨著 CoWos、2.5D/3D 集成等先進封裝技術的快速發展，Multi-Die設計已成為業界的核心解決方案。但異構芯片集成與復雜互連架構，催生了電源完整性（PI）、信號完整性（SI）、熱學、力學應力等多物理場的強耦合效應，傳統單物理域仿真方法已難以滿足多芯片系統驗證的精度與效率要求。隨著新思科技完成對Ansys的整合，其提供的多物理場芯片-封裝-系統（CPS）仿真技術，可實現Multi-Die設計的跨域協同分析，完成電，熱，結構的聯合仿真。
新思科技芯課程將在年后迎來第五講，也是首期系列課程的收官之作：「Multi-Die設計中的芯片-封裝-系統協同多物理場分析」，探討如何基于高精度芯片模型，幫助用戶優化多芯片設計的SIPI/熱/機械可靠性性能。歡迎大家報名參會，也可前往觀看往期課程點播內容：
Multi-Die設計：引爆系統創新的下一場革命
UCle加速高性能Multi-Die設計
加速創新：異構多芯片系統中的數字設計實現
業界領先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設計中的芯片-封裝-系統協同多物理場分析（正在報名中）
時間：2 月27日（星期五），14:00–15:00
地點：線上直播
講師簡介：
褚正浩 | 新思科技EBU ACE總監
現任新思科技中國電磁產品技術支持總監，專注為客戶規劃電磁產品，構建芯片＋封裝+系統協同仿真方案及能力。加入新思科技前，任職于 Cadence 北方區技術支持，負責信號完整性、電源完整性及電磁兼容的技術支持與能力建設。
掃碼立即報名參會
展開 2.5D/3D芯片-封裝-系統協同仿真技術研究
系統級芯片（system on chip, SoC）與系統級封裝 (system in package，SiP)都是實現更高性能，更低成本的方式[2]，其中以三維立體封裝為代表的先進封裝技術將是后摩爾時代的核心驅動力之一，當前有多種3D堆疊技術，包括Bond wire， Flip chip及TSV等 [7] 。通過先進封裝的技術，越來越多的2.5D/3D芯片相繼面世，3D封裝和 2.5D封裝之間的基本區別在于，2.5D 封裝在Interposer上并排互連芯片，而 3D 互連層將芯片進行堆疊，即互連結構在彼此的頂部[16]。業界無論從設計者還是晶圓廠都在大力發展2.5D/3D封裝的相關技術。
TSMC是全球領先的晶圓代工廠，也是目前晶圓級先進封裝技術的代表和推動者，最早在2015年，其在蘋果的A9處理器上已經使用了InFo封裝技術，TSMC版A9處理器的續航能力明顯強出三星代工的芯片，從此TSMC不斷增強和鞏固其在先進封裝的優勢技術地位，其認為芯片的3D互連將是未來的重要發展趨勢，能夠有效提升系統效能、縮小芯片面積并整合不同功能。圖1展示了TSMC主要的先進封裝形式，目前TSMC已經將SoIC((System-on-Integrated-Chips) 、CoWoS (Chip On Wafer on Substrate)、InFO(Integrated Fan out)、CoW(Chip On Wafer)、WoW(Wafer on Wafer)等先進封裝技術平臺加以整合，統一命名為“TSMC 3DFabric”。通過此平臺，TSMC將提供芯片互連解決方案，滿足用戶在整合數字芯片、高帶寬存儲芯片及特殊工藝芯片方面的需求。
展開 工業APP大賽獲獎案例，芯片封裝可靠性評估專業系統
芯片封裝可靠性評估系統是安世亞太在2020中國工業APP創新應用大賽最佳行業創新應用獎獲獎案例。系統通過對芯片封裝可能發生的失效模式進行分析、計算和預測，對產品進行可靠性評估，從而縮短研發時間、提高研發效率，降低研發成本。
開發背景
芯片的封裝過程非常復雜，封裝技術是制約芯片發展的關鍵環節之一。芯片等電子產品在設計、封裝等過程均可能產生缺陷，并最終導致產品在工作狀態中發生失效。其中，與封裝相關的失效模式主要有翹曲、分層、塑性形變、開裂、焊球疲勞等。
為了確保芯片封裝的可靠性，需要在產品研發階段就對可能發生的失效模式進行分析、計算和預測，對其進行可靠性評估，進而避免產品帶缺陷“上崗”。
由于芯片封裝的形式多樣、工藝復雜，不同失效模式的分析計算流程、方法不盡相同，評價指標各異，且涉及到結構、熱以及注塑等多個學科方向，為了規范分析計算的流程，提高分析計算的效率，保證分析計算的精度，經過多個項目的實踐和驗證，最終開發完成了芯片封裝可靠性評估系統。
系統功能及特點
芯片封裝可靠性評估系統以設計人員為主要用戶對象，具體功能包括：基于參數庫的芯片不同封裝形式結構參數匹配及快速建模、芯片封裝翹曲計算與評估、芯片封裝應力計算與評估、板級可靠性評估、焊球疲勞分析與評估、PCB布線數據導入、多方案對比及DOE、基于封裝結構的材料參數匹配等。
展開 
ANSYS和TSMC攜手助力芯片制造商設計尖端多晶片芯片-封裝系統
為滿足這些日益增長的需求，ANSYS和TSMC正通力合作，以改進并交付支持TSMC晶圓級集成型InFO封裝技術的、最綜合全面的設計解決方案套件。
通過ANSYS和TSMC的合作，ANSYS解決方案現在能夠實現各種多晶片分析，包括抽取、功率和可靠性、信號和電源完整性、熱以及電磁干擾等。該設計實現方案讓移動和物聯網制造商能夠充分利用ANSYS經過全面驗證的集成型電路和封裝級解決方案，從而打造更纖薄、更低成本、更高可靠性的尖端移動和物聯網產品。
ANSYS總經理John Lee指出：“我們與TSMC的合作，有助于在市場上推出面向InFO封裝技術的、經過驗證的綜合電源信號完整性和可靠性解決方案。ANSYS的同類最佳工程仿真解決方案幫助我們的共同客戶積極創新，在移動和物聯網應用領域超越芯片向封裝和系統級設計發展。”
TSMC基礎設施設計市場營銷部門高級總監Suk Lee指出：“通過雙方的緊密合作，我們能夠充分滿足InFO技術領域的可靠性和電源完整性設計要求。此次實現的ANSYS解決方案能夠幫助客戶在整個芯片、封裝和系統上分析并設計可靠的供電網絡。”
關于ANSYS, Inc.
作為全球工程仿真領域的領先企業，ANSYS在眾多產品的創造過程中都扮演著至關重要的角色。無論是火箭發射、飛機翱翔長空、汽車高速馳騁、電腦和移動設備的便捷使用、橋梁虹跨江河還是可穿戴產品的貼心使用，ANSYS技術都盡顯卓越。我們幫助全球最具創新性的企業推出投其客戶所好的出色產品，通過業界性能最佳、最豐富的工程仿真軟件產品組合幫助客戶解決最復雜的仿真難題，我們讓工程產品充分發揮想象的力量。歡迎與我們全球75個戰略部門的近3000名專業人士合作，共同在工程仿真和產品開發領域彰顯非凡！
展開 ANSYS半導體專題培訓視頻：芯片-封裝-系統電源完整性綜合協同分析
然而，這種方法可能導致不必要的過度設計和額外的成本，并且由于跨域問題而使集成系統出現故障。在我們提出的方法中，幫助芯片-封裝-系統設計融合。 RedHawk和RedHawk_CPA有助于實現封裝 /系統感知的芯片功率噪聲簽核，而RedHawk_CPM和RedHawk_CMA可以提供芯片功率模型（CPM），并擴展它以在CMA和Siwave中實現全帶寬芯片感知系統PI分析。
http://www.ansys.com/zh-cn/other/zh-cn/training-center-semiconductors
展開 先進芯片、Interposer和封裝設計的電磁與電路RLCK提取和仿真
如上圖所示，芯片上電感器越來越多地與底層電路合并，因此需要改進模型的提取方法。
高級多芯片2.5D和3D封裝技術引入新的拓撲結構來建模
當前的封裝技術包含：
? 穿過堆疊芯片，從Bump到芯片用于供電和信號連接的硅通孔（TSV）
? 芯片之間的短距離（并行、時鐘轉發）接口
? Interposer中的局部重分布互聯層
上圖所示的是一種帶有兩個芯片的簡單2.5D interposer結構，時鐘線用黃色高亮顯示，作為示例，分析整個結構的電磁（EM）效應是必要的。
而且，最后但同樣重要的是：
與先進工藝節點芯片和多芯片封裝相關的物理設計數據量十分龐大
提取寄生模型的算法需要支持分布式計算，并且跨多個處理器核心提供高度可擴展性能。
展開 一款專用仿真APP軟件:芯片封裝翹曲云計算應用系統
芯片封裝翹曲云計算應用系統是一款專用的仿真APP系統，該系統規范了仿真應用流程、降低了應用難度，對仿真任務及數據進行了有效管理，可以大大提升仿真應用效率，實現仿真計算的輕客戶端。
芯片封裝結構仿真云計算系是面向設計人員基于Web應用的快速計算系統。該系統構建了常用的模型庫和專用材料數據庫，集成了芯片封裝結構仿真計算中的快速建模、自動網格劃分、邊界條件施加、求解控制以及結果自動提取與報告輸出的完整過程，并將所有的應用架設于網絡環境，支持多人同時在線應用，對每個仿真應用及其所產生的數據進行集中管理。
芯片封裝翹曲云計算邏輯圖
特色功能
系統基于B/S架構，具有芯片封裝模型的快速定義、幾何模型預覽、計算條件設置、計算任務提交與審核、任務后臺批處理計算、計算狀態監控、詳細報告生成、郵件自動提醒、材料庫管理、模型庫管理等功能。
支持兩大類用戶角色
系統提供了面向設計人員和仿真管理人員兩大類用戶角色。設計人員基于系統提供的向導，完成相關建模參數輸入，材料定義，提交計算。仿真管理人員完成校核計算結果和報告。
展開 從芯片到船舶：通過HFSS突破大型系統求解挑戰
使用Ansys HFSS輕松對任何大型復雜電磁系統的場進行網格劃分并繪制，例如帶有封裝、PCB、線纜和天線的無人機
更短的產品生命周期、更豐富的產品功能以及更高的數據速率和頻率，對工程師而言向市場交付產品變得愈加困難。從我在1999年仿真藍牙天線開始，設計已經取得了長足的發展。HFSS用戶現在分析的設計與整個256單元5G毫米波（mmWave）陣列天線一樣全面。使用HFSS求解更復雜的電磁系統似乎是不二之選，例如封裝中的集成電路（IC）、外殼中包含電容傳感器矩陣的觸摸顯示器，甚至是船載多天線共址分析等較大型系統。
確定仿真中的網格擴展問題
當然，對更大、更好、更快的追求始終會給網格劃分和求解帶來挑戰。HFSS用戶一直致力于推進網格劃分和求解的可能性，例如平板電腦中的5G毫米波無線模塊，或帶有多個印刷電路板（PCB）的復雜系統的電磁干擾/兼容性（EMI/EMC) 研究，包括連接器和線纜。在這些大規模電磁系統中進行網格劃分會更加困難，因為其幾何結構高度復雜，特征尺寸跨越多個數量級。
Ansys HFSS幫助求解和繪制復雜封裝、PCB、連接器和線纜系統的場
生成設計的初始網格是HFSS有限元方法（FEM）中最具技術挑戰的一個方面。在生成FEM網格時，設計幾何結構的多個方面都會起作用，例如它是否是類似于PCB的分層結構，或是類似于同軸連接器、線纜或外殼的3D結構，亦或是飛機或汽車這樣的平臺。HFSS提供的多種網格劃分技術能完美解決各種設計類型。例如，具有幾何結構感知能力的HFSS Phi網格剖分器能有效處理PCB、封裝和IC設計中的分層結構，但是對于任何給定設計，都無法采用統一的網格劃分方法。
展開 5/31 利用RTL功耗Profiling功能進行芯片封裝系統級電源噪聲分析
通過PowerArtist對較長時間場景仿真，輸出的profilepower波形，合成產生包含中低頻電流的CPM模型，從而可以滿足封裝單板仿真的需求
面向受眾
封裝/PCB單板設計人員
時間
2022年5月31日（周二）16:00-17:00
費用
免費
講師簡介
余斌|Sanechips
Sanechips封測資深專家，在芯片封裝pcb設計方面具有16年的SI/PI仿真經驗，負責包括PI/SI/EMI/熱仿真在內的仿真團隊，并負責Sanechips ZTE的芯片設計的性能和可靠性。
掃碼報名
展開 用戶作品賞析 | PoP封裝微系統高速并行和串行信號通道設計
作品賞析（4）| PoP封裝微系統高速并行和串行信號通道設計
內容簡介
隨著電子系統走向小型化、高功能密度集成，以PoP為代表的三維立體封裝在微系統中應用越來越廣。互連通道從平面傳輸線走向垂直結構，平面和垂直的過渡、阻抗不連續、多節點網絡的拓撲結構和高密度布線，在此立體小尺度結構下，反射、串擾、衰減嚴重制約了高速并行和串行信號的傳輸性能。本論文，開展了芯片/封裝/系統協同、場路協同的仿真方法研究，通過對PoP封裝中立體互連通道的參數化建模和多參數綜合影響分析、拓撲結構和端接匹配優化、芯片特性與通道協同優化，提出了PoP微系統中信號通道的設計方法，保障了高速信號的完整性。
關于作者
王艷玲 | 西安微電子技術研究所研究員
獲獎作品一覽
展開 
當芯片設計遭遇3D瓶頸...
3D-IC通過堆疊和互聯裸片制造，因此它們可以作為單個設備運行，通過提升性能和帶寬實現更多功能，同時還能降低功耗、封裝尺寸和成本。
然而，3D-IC給工程師帶來嚴峻的設計挑戰。因為顯著大于單芯片片上系統（SoC），3D-IC擁有更多組件、更多集成點和更長的互聯，這將造成高頻信號故障、可靠性和其他性能問題（比如熱積聚）等新風險。
隨著芯片和系統之間的界限不斷模糊，工程師必須開展并行的多變量分析，才能評估每種可能的故障模式——不僅在組件層面，而且在整個3D-IC總成上開展分析。對習慣以順序方式應用一系列單物理工程仿真工具的許多研發團隊來說，這形成了技術障礙。
3D-IC使用串行分析方法裝配在復雜的封裝內，該方法沒有充分考慮系統級交互以及可能發生故障的數千個凸塊連接點。相反，并行、多變量仿真與分析從設計的最初原型制作階段就同時考慮了所有物理因素。
大多數半導體研發團隊不僅缺乏開展這種復雜仿真與分析的技術工具，而且在進行系統級分析時，還面臨文化上的障礙。采用不同工具的多元化團隊根本無法從早期階段就在復雜的3D-IC設計上進行無縫交接和有效協作。相反，他們往往要在后期階段爭先解決系統級問題。此時很可能導致發布延遲，返工成本高，而且他們對設計的積極影響也變得微乎其微。
真正的多物理場、多變量方法的價值
隨著市場對3D-IC的需求日益增加，半導體研發團隊需要統一仿真平臺在整個總成上同時開展多物理場分析，包括電源完整性、可靠性、電磁（EM）、熱、計算流體動力學（CFD）和力學研究。
展開 【ANSYS官方】HFSS-PI實現芯片封裝電源網絡高效精準建模，報名抽MATE 30
本期研討會
《HFSS-PI實現芯片封裝電源網絡高效精準建模》
日期/時間
2019年10月29日20:00 – 21:00
課程受眾
芯片、封裝、PCB等關心電源完整性的所有的電子產品相關公司
講師簡介
張百玲
SI&PI仿真軟件專家，對信號完整性和電源完整性仿真分析有系統性了解和研究現任ANSYS中國高級應用工程，負責ANSYS平臺信號完整性和電源完整性相關產品的整體解決方案。
課程簡介
隨著芯片封裝小型化及低電壓大電流的需求，PCB和封裝的噪聲容限越來越小，供電系統要求更加嚴格的設計，芯片、封裝、系統的電源完整性仿真分析已經成為評估供電系統好壞的必要手段.
HFSS軟件一直致力于高頻電磁場方面的研發和應用，基于其全方面的底層求解器能力，得到了廣泛的應用和認可。在其今年發布的2019R3版本中，新增了電源完整性仿真求解器（HFSS-PI solver），可以精準快速的對芯片封裝進行3D全波的電源完整性仿真分析。
本直播將以講解結合實際操作的方式，介紹HFSS的新功能——HFSS-PI求解器 如何對芯片封裝電源進行仿真分析的整體解決方案。
主要內容綱要如下：
電源網絡整體仿真分析的必要性
HFSS-PI求解器的優勢
HFSS-PI仿真流程
案例演示
答疑討論
報名方式
手機端請掃描二維碼報名
或者點擊進行報名：https://event.3188.la/1728161641?c=jishulink
展開 Realtek與Ansys合作利用前沿仿真工作流程加速RFIC和高速IC的復雜設計
想要了解更多Ansys半導體解決方案，可查看近期『2021 Ansys Innovation大會』——CPS-芯片封裝系統專題分會場，>成為Ansys數字資源中心會員查看更多精彩內容" linktype="text" imgurl="" tab="outerlink" data-linktype="2">>>成為Ansys數字資源中心會員查看更多精彩內容
相關閱讀
Ansys多物理場解決方案榮獲三星3nm和4nm工藝技術認證
Ansys攜手臺積電推出面向3D-IC設計的熱分析解決方案
先進芯片、Interposer和封裝設計的電磁與電路RLCK提取和仿真
Ansys攜手Autodesk推出Fusion 360 PCB擴展程序
點播上線 | 2021 Ansys Innovation大會精彩持續
CPS-芯片封裝系統 | 2021 Ansys Innovation大會
全方位實時連接Ansys最新動態
了解更多工程仿真資訊、產品介紹與更新以及行業最新趨勢
立即訂閱Ansys官方郵件推送，實時掌握精彩內容！
立即訂閱
*我希望收到Ansys及其合作伙伴的信息更新及推送，我可以隨時取消訂閱。Ansys隱私聲明
展開 對話 | 探究系統級芯片設計
其中一個影響在于，我們目前所處的狀況是，并非全部硅芯片都采用相同的工藝節點或來自同一家芯片制造商，如果要將不同的制造商和節點結合在一起，這將使收斂過程變得異常復雜。在整個系統中，工藝角并不能完全匹配。它們包含不同的定義、不同的電壓、不同的規格。這不僅涉及靜態時序分析（STA），還涉及熱、電遷移和IR（EMIR），甚至布局與原理圖（LVS）和設計規則檢查（DRC）也在某種程度上受一定影響，從而導致更復雜的系統級問題，這對后端的每個人都有影響。
Lee：與需要經過封裝和電路板的情況相比，如果把多個芯片放置在一個interposer上，信號的速度（即芯片間的通信速度）將會更快。其中一個挑戰在于，在interposer上，或者甚至在配備高速SerDes的芯片中，電磁干擾或串擾的影響會越來越大。因此，電路板設計人員一直以來用于實現信號完整性的許多方法，現在也被應用到3D-IC設計中。
Burke：從系統的角度來看，把兩個芯片放置在interposer上，能實現芯片之間的通信提速。如果從硅芯片的角度來看，突然把一半的硅芯片放在另一個單獨的芯片上，整個過程就會減慢，因為必須穿過其他的元件才能訪問那個芯片。由此可見，通信速度是有所改進還是有所下降，主要取決于看待問題的角度。無論怎樣，我們看到芯片設計團隊和封裝團隊正在通力協作，相互融合。但是如果把四個芯片連接到interposer，從芯片1到芯片4則需要一段時間，這個距離很遠，我們無法超越物理法則。雖然芯片變大了不少，但它仍然需要花費相同的通信時間。有許多新的技術可以幫助您縮短芯片之間的物理距離，而且在降低時延的同時，提高帶寬并加快通信速度。在這些偏向機械的物理領域中存在大量的機遇，封裝解決方案將為我們帶來大容量芯片，并阻止摩爾定律的放緩。但是它們也有其自身的復雜性，主要體現在后端簽核上。
展開 