芯片封裝仿真的案例
芯片封裝熱仿真詳解
本文來給大家講一講封裝級熱仿真的方法以及需要注意的問題。芯片封裝熱仿真之所以重要，主要有以下兩個原因。
首先，在一個大外形、大功率芯片（例如片上系統(tǒng) SoC）設(shè)計中，如果不考慮散熱問題，則很可能在以后會出現(xiàn)問題，導(dǎo)致其無論從成本、尺寸、重量還是性能方面來看，均不能稱為理想的封裝解決方案。
其次，雖然在以往的IC設(shè)計中都已考慮到芯片溫度要均勻，但是在許多情況下，這已不再是一個有效的假設(shè)了。電流泄漏導(dǎo)致的發(fā)熱使功率耗散不均勻，加上使用更薄的芯片（現(xiàn)在已小于 50μm），更是降低了芯片自身的熱擴(kuò)散能力。這兩種原因使得芯片上溫度變化更大。
設(shè)計三維疊層集成電路等多晶粒芯片時，芯片封裝熱仿真設(shè)計就顯得必不可少。熱傳遞是高度的三維現(xiàn)象，封裝溫度的分布會影響芯片上的溫度分布。
本文以SOP封裝為例，介紹使用Flotherm對芯片封裝進(jìn)行熱仿真分析及優(yōu)化的流程。仿真目標(biāo)是確定保證芯片結(jié)溫低于150℃且熱量能夠正常耗散的最大功耗值。SOP封裝的尺寸如下圖所示。
SOP封裝在PCB板上的安裝形式及測溫點(diǎn)的位置如下圖所示。分別對沒有散熱器和有散熱器兩種情況進(jìn)行仿真，在有散熱器的情況下在PCB板和散熱器基板之間有導(dǎo)熱膠進(jìn)行連接。
仿真使用的PCB板為59x61mm的6層板，假設(shè)每層的覆銅率在每層內(nèi)分布是均勻的。基于該假設(shè)，根據(jù)每層的覆銅率計算該層的熱傳導(dǎo)系數(shù)，如下表。
首先，對沒有安裝散熱器的情況進(jìn)行仿真，封裝安裝在板的主面，copper slug焊接在板子上，環(huán)境溫度為85℃。下圖為仿真結(jié)果。仿真熱耗為2w，die attach的熱導(dǎo)率為1.6W/mK。如果把die attach換成導(dǎo)熱性能更好的材料（熱導(dǎo)率為50W/Mk），結(jié)殼熱阻值會有明顯的降低，由6.61℃/W降低到1.12℃/W。
展開 一款專用仿真APP軟件:芯片封裝翹曲云計算應(yīng)用系統(tǒng)
芯片封裝翹曲云計算應(yīng)用系統(tǒng)是一款專用的仿真APP系統(tǒng)，該系統(tǒng)規(guī)范了仿真應(yīng)用流程、降低了應(yīng)用難度，對仿真任務(wù)及數(shù)據(jù)進(jìn)行了有效管理，可以大大提升仿真應(yīng)用效率，實(shí)現(xiàn)仿真計算的輕客戶端。
芯片封裝結(jié)構(gòu)仿真云計算系是面向設(shè)計人員基于Web應(yīng)用的快速計算系統(tǒng)。該系統(tǒng)構(gòu)建了常用的模型庫和專用材料數(shù)據(jù)庫，集成了芯片封裝結(jié)構(gòu)仿真計算中的快速建模、自動網(wǎng)格劃分、邊界條件施加、求解控制以及結(jié)果自動提取與報告輸出的完整過程，并將所有的應(yīng)用架設(shè)于網(wǎng)絡(luò)環(huán)境，支持多人同時在線應(yīng)用，對每個仿真應(yīng)用及其所產(chǎn)生的數(shù)據(jù)進(jìn)行集中管理。
芯片封裝翹曲云計算邏輯圖
特色功能
系統(tǒng)基于B/S架構(gòu)，具有芯片封裝模型的快速定義、幾何模型預(yù)覽、計算條件設(shè)置、計算任務(wù)提交與審核、任務(wù)后臺批處理計算、計算狀態(tài)監(jiān)控、詳細(xì)報告生成、郵件自動提醒、材料庫管理、模型庫管理等功能。
支持兩大類用戶角色
系統(tǒng)提供了面向設(shè)計人員和仿真管理人員兩大類用戶角色。設(shè)計人員基于系統(tǒng)提供的向?qū)В瓿上嚓P(guān)建模參數(shù)輸入，材料定義，提交計算。仿真管理人員完成校核計算結(jié)果和報告。
展開 2.5D/3D芯片-封裝-系統(tǒng)協(xié)同仿真技術(shù)研究
先進(jìn)封裝的設(shè)計方案可以進(jìn)一步縮小器件互連的距離，不僅電性能能夠得到提高，還可實(shí)現(xiàn)多樣化集成，包括通過異質(zhì)集成的方法實(shí)現(xiàn)多種形式的微系統(tǒng)。但設(shè)計復(fù)雜度的提高，對設(shè)計方法，包括仿真方法也提出了很大的挑戰(zhàn)，包括電磁、熱、結(jié)構(gòu)以及多物理場耦合分析。并且2.5D/3D芯片目前的主要應(yīng)用場景包括人工智能/網(wǎng)絡(luò)通信等，其典型功耗可能高達(dá)300W，所以在實(shí)際工作過程中，功耗及散熱問題，以及熱應(yīng)力形變等問題非常突出，設(shè)計面臨的挑戰(zhàn)包括，如何有效的優(yōu)化芯片功耗，保證信號通道的傳輸速率，保證系統(tǒng)散熱能力，確保熱/結(jié)構(gòu)可靠性能力，如何通過仿真手段在初期對設(shè)計方案進(jìn)行篩選和優(yōu)化，尤其是針對2.5D/3D芯片封裝的仿真方法和流程，也是目前業(yè)界的研究熱點(diǎn)，內(nèi)容包括Interposer/TSV等結(jié)構(gòu)的性能優(yōu)化，芯片與封裝的聯(lián)合仿真，電熱耦合仿真等。本文主要介紹了 2.5D/3D芯片封裝的發(fā)展趨勢及其對傳統(tǒng)仿真方法流程的挑戰(zhàn)，并通過經(jīng)驗總結(jié)討論了針對的2.5D/3D芯片的芯片-封裝-系統(tǒng)協(xié)同多物理場仿真方法。
展開 如何破解芯片封裝熱仿真技術(shù)“卡脖子”難題？
手機(jī)、電腦、智能家電等智能化設(shè)備都離不開芯片，隨著人們對智能化設(shè)備的功能要求越來越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發(fā)展，隨之而來的是越來越嚴(yán)重的發(fā)熱問題。芯片過熱會導(dǎo)致其性能下降，壽命縮短，造成不可逆損壞，這已經(jīng)成為制約半導(dǎo)體發(fā)展的主要因素。
芯片在出廠前首先要對其進(jìn)行封裝，封裝是為了實(shí)現(xiàn)半導(dǎo)體芯片與外界交換信號并保護(hù)其免受各種外部因素影響。為了確保芯片能夠穩(wěn)定工作并延長使用壽命，工程師需要在芯片封裝前進(jìn)行熱仿真分析。芯片熱仿真分析能夠在樣品和產(chǎn)品開始生產(chǎn)之前發(fā)現(xiàn)熱問題，指導(dǎo)設(shè)計優(yōu)化，以保證芯片工作時的溫度不超過其最大結(jié)點(diǎn)溫度，從而減少打樣試錯次數(shù)，節(jié)約時間和成本，縮短研發(fā)周期，提高產(chǎn)品質(zhì)量。
現(xiàn)階段，各類電子設(shè)備普遍采用強(qiáng)制空氣對流的方式來冷卻發(fā)熱器件，即通過在芯片上加裝散熱器將芯片散發(fā)的熱量傳遞到散熱片上，并加裝風(fēng)機(jī)等設(shè)備增強(qiáng)空氣循環(huán)，將散熱器上的熱量帶走。
對于典型芯片封裝而言，主要的封裝熱阻包括 Die 結(jié)到環(huán)境（Junction-to-Ambient）的熱阻 Rja，結(jié)到殼（Junction-to-Case）的熱阻 Rjc和結(jié)到板（Junction-to-Board）的熱阻 Rjb。其中Rja與器件所處的環(huán)境有關(guān)，且器件規(guī)格書中的規(guī)定值一般為生產(chǎn)商基于標(biāo)準(zhǔn)環(huán)境測試，而往往實(shí)際應(yīng)用環(huán)境和標(biāo)準(zhǔn)測試環(huán)境差別較大，Rja很難應(yīng)用于芯片結(jié)溫預(yù)計，更多的應(yīng)用于定性對比不同封裝芯片的散熱能力。因此，在實(shí)際應(yīng)用時，更多的采用結(jié)殼熱阻Rjc和結(jié)板熱阻Rjb評價器件的散熱能力，由此便產(chǎn)生了雙熱阻模型。
在建立雙熱阻模型時一般做如下假設(shè)：
①結(jié)點(diǎn)熱量僅存在兩條散熱途徑：通過上表面?zhèn)鬟f到空氣中或散熱器上，通過下表面?zhèn)鬟f到PCB板上；
②上下表面為等溫面，不發(fā)生熱量傳遞；
③結(jié)點(diǎn)熱量不通過側(cè)面?zhèn)鬟f。
展開 
如何破解芯片封裝熱仿真技術(shù)“卡脖子”難題？
手機(jī)、電腦、智能家電等智能化設(shè)備都離不開芯片，隨著人們對智能化設(shè)備的功能要求越來越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發(fā)展，隨之而來的是越來越嚴(yán)重的發(fā)熱問題。芯片過熱會導(dǎo)致其性能下降，壽命縮短，造成不可逆損壞，這已經(jīng)成為制約半導(dǎo)體發(fā)展的主要因素。
芯片在出廠前首先要對其進(jìn)行封裝，封裝是為了實(shí)現(xiàn)半導(dǎo)體芯片與外界交換信號并保護(hù)其免受各種外部因素影響。為了確保芯片能夠穩(wěn)定工作并延長使用壽命，工程師需要在芯片封裝前進(jìn)行熱仿真分析。芯片熱仿真分析能夠在樣品和產(chǎn)品開始生產(chǎn)之前發(fā)現(xiàn)熱問題，指導(dǎo)設(shè)計優(yōu)化，以保證芯片工作時的溫度不超過其最大結(jié)點(diǎn)溫度，從而減少打樣試錯次數(shù)，節(jié)約時間和成本，縮短研發(fā)周期，提高產(chǎn)品質(zhì)量。
目前，CAE仿真軟件國產(chǎn)化率較低。為解決ICT領(lǐng)域“卡脖子”的難題，云道智造基于根技術(shù)平臺開發(fā)了“電子散熱模塊”，率先實(shí)現(xiàn)自主化替代，其對標(biāo)占據(jù)市場90%份額的兩款國際商業(yè)軟件，已在國內(nèi)電子通信龍頭企業(yè)、芯片企業(yè)得到標(biāo)桿性應(yīng)用，并面向相關(guān)行業(yè)領(lǐng)域進(jìn)行推廣。
云道智造“電子散熱模塊”
“電子散熱模塊”是針對電子元器件、設(shè)備等散熱的專用 熱仿真模塊，內(nèi)置電子產(chǎn)品專用零部件模型庫，支持用戶通過“搭積木”的方式快速建立電子產(chǎn)品的
熱分析模型，并利用成熟穩(wěn)定的算法計算流動與傳熱問題，對電子產(chǎn)品進(jìn)行高效的熱可靠性分析。可廣泛應(yīng)用于通信設(shè)備、電子產(chǎn)品、半導(dǎo)體產(chǎn)品與設(shè)備、汽車、航空航天等工業(yè)領(lǐng)域。
產(chǎn)品優(yōu)勢：
點(diǎn)擊圖片 獲取產(chǎn)品資料
現(xiàn)階段，各類電子設(shè)備普遍采用強(qiáng)制空氣對流的方式來冷卻發(fā)熱器件，即通過在芯片上加裝散熱器將芯片散發(fā)的熱量傳遞到散熱片上，并加裝風(fēng)機(jī)等設(shè)備增強(qiáng)空氣循環(huán)，將散熱器上的熱量帶走。
展開 使用ANSYS HFSS仿真芯片的BGA封裝
BGA封裝，即Ball Grid Array Package—球柵陣列封裝，是高密度、多功能芯片常用的引腳封裝，如下圖所示，該封裝性能優(yōu)勢大家可以去百度了解，本文主要講解如何對BGA封裝利用HFSS進(jìn)行仿真。
1、當(dāng)要對一個項目進(jìn)行仿真時，需要先了解仿真項目有哪些參數(shù)尺寸、材料屬性該如何設(shè)置、以及如何簡化仿真模型等，不必一拿到仿真需求就去匆匆畫圖。如果能將仿真模型先在草稿上畫上關(guān)鍵部分，成熟胸中，必能事半功倍，不然老要回頭去修正模型，大大浪費(fèi)時間。不啰嗦了，先來看看BGA封裝的具體尺寸，如下圖：可以從芯片的datasheet中找到具體的封裝pad尺寸和BGA焊球的高度，其中這個高度和關(guān)鍵。
2、仿真準(zhǔn)備工作，由于要通過TDR值來優(yōu)化BGA過孔反焊盤的尺寸，需要將HFSS中的solution type設(shè)置為Terminal，即終端模式求解，另外掃頻方式只能選擇Interpolating（插值法掃描）。還有在HFSS》design setting中注意勾選Enable material override和automatically use causal material。（勾選這兩項一是為了簡化建模，讓金屬自動覆蓋介質(zhì)材料，因此不必額外再做減法substract；另一項是為了使得仿真求解滿滿足因果性，不然仿真結(jié)果容易出錯）
3、建立模型，具體過程就不詳述了，按BGA封裝尺寸建立即可，如下圖：在BGA焊球上方加一塊pec以保證GND相連，wave port 2是一個100ohm的同軸差分線，可以通過Q2D來確定其尺寸和介質(zhì)的介電常數(shù)。
展開 電磁仿真在PCB、封裝、芯片上的應(yīng)用
中興事件之痛告訴我們----掌握核心技術(shù)才是王道，要想突破美國對中國核心技術(shù)的壓制與封鎖，自主芯片的研發(fā)創(chuàng)新勢在必行。
現(xiàn)代PCB板\芯片由于數(shù)據(jù)率高、集成規(guī)模大、研發(fā)周期短，使其保持信號完整性(SI)、電源完整性(PI)和電磁兼容性(EMC)的難度較大。而電磁仿真軟件的運(yùn)用，能夠幫助工程師對PCB的布局進(jìn)行設(shè)計、分析和優(yōu)化。
首先，在高度集成的封裝芯片中，很多時候寄生參數(shù)的影響是我們非常不希望出現(xiàn)的，它會降低電路的速度、改變頻率響應(yīng)或者帶來一些意想不到的影響。而電磁仿真軟件能很好的解決這個問題，能抽取結(jié)構(gòu)內(nèi)部寄生參數(shù)，進(jìn)行多種電路、多端口等效，根據(jù)不同需求生成不同的等效電路：
IC 模型
下圖是對 IC 芯片模型中二端口等效模型及寄生參數(shù)抽取情況：
等效電路圖
當(dāng)然，S參數(shù)作為高頻信號傳輸質(zhì)量的基本指標(biāo)，也是電磁仿真必不可少的參數(shù)。通過電磁仿真軟件能對各種精細(xì)結(jié)構(gòu)進(jìn)行仿真，得到相應(yīng)的S參數(shù)，并輸出SPICE模型，下圖就是仿真和實(shí)測的對比（如下圖所示）：
而眼圖、等高曲線、盆浴曲線是評估信號傳輸好壞的標(biāo)準(zhǔn)，通過電磁仿真能輕易得到相應(yīng)的各種參數(shù)（如下圖所示）：
眼圖
而電源完整性問題，也會導(dǎo)致各種SI、EMIEMC問題，所以對電源完整性分析也必不可少。電源完整性分析主要包括直流壓降分析，交流去耦分析，平面噪聲分析和模型提取等（如下圖所示）。
噪聲分析
DC IRdrop
局部電流分布
對于芯片\封裝的EMIEMC問題，大多數(shù)時候我們都可以按照一定的規(guī)則去排版、布局，改善EMI/EMC問題。但通過人為去檢查優(yōu)化高密集度的芯片\封裝線路，顯得很不合理。
展開 AnsysWB-硅芯片表面貼裝封裝的傳熱仿真 ￥15
如果在設(shè)計電路
板時將這樣的裝置置于靠近包含敏感硅芯片的表面貼裝封裝的位置，則調(diào)壓器的熱量
可能導(dǎo)致可靠性問題，進(jìn)而因過熱發(fā)生故障。
白皮書下載丨高速芯片與先進(jìn)封裝仿真解決方案
圖元仿真工程中心一直致力于為客戶提供電子產(chǎn)品設(shè)計相關(guān)的仿真分析服務(wù)，我們正在與很多IC封裝客戶和系統(tǒng)客戶合作，幫助他們解決實(shí)際項目問題并完善設(shè)計流程。通過每個仿真項目的實(shí)施，工程中心技術(shù)團(tuán)隊對客戶的需求以及行業(yè)的發(fā)展有了更加深刻的認(rèn)識，自身的業(yè)務(wù)能力也得到了長足的進(jìn)步，形成了完整的仿真服務(wù)體系。
下面我們通過一篇介紹性的技術(shù)白皮書來展示圖元的仿真能力與服務(wù)內(nèi)容，本白皮書為PDF版本，全長27頁，將重點(diǎn)介紹工程中心的業(yè)務(wù)范圍與框架：
一. 仿真工程中心
二. 仿真價值與作用
三. 仿真服務(wù)內(nèi)容
1) SI仿真
2) PI仿真
3) Thermal仿真
4) EMC仿真
5) 2.5D/3D先進(jìn)封裝仿真
四. 主要仿真平臺
掃描二維碼下載白皮書
展開 【ANSYS官方】HFSS-PI實(shí)現(xiàn)芯片封裝電源網(wǎng)絡(luò)高效精準(zhǔn)建模，報名抽MATE 30
本期研討會
《HFSS-PI實(shí)現(xiàn)芯片封裝電源網(wǎng)絡(luò)高效精準(zhǔn)建模》
日期/時間
2019年10月29日20:00 – 21:00
課程受眾
芯片、封裝、PCB等關(guān)心電源完整性的所有的電子產(chǎn)品相關(guān)公司
講師簡介
張百玲
SI&PI仿真軟件專家，對信號完整性和電源完整性仿真分析有系統(tǒng)性了解和研究現(xiàn)任ANSYS中國高級應(yīng)用工程，負(fù)責(zé)ANSYS平臺信號完整性和電源完整性相關(guān)產(chǎn)品的整體解決方案。
課程簡介
隨著芯片封裝小型化及低電壓大電流的需求，PCB和封裝的噪聲容限越來越小，供電系統(tǒng)要求更加嚴(yán)格的設(shè)計，芯片、封裝、系統(tǒng)的電源完整性仿真分析已經(jīng)成為評估供電系統(tǒng)好壞的必要手段.
HFSS軟件一直致力于高頻電磁場方面的研發(fā)和應(yīng)用，基于其全方面的底層求解器能力，得到了廣泛的應(yīng)用和認(rèn)可。在其今年發(fā)布的2019R3版本中，新增了電源完整性仿真求解器（HFSS-PI solver），可以精準(zhǔn)快速的對芯片封裝進(jìn)行3D全波的電源完整性仿真分析。
本直播將以講解結(jié)合實(shí)際操作的方式，介紹HFSS的新功能——HFSS-PI求解器 如何對芯片封裝電源進(jìn)行仿真分析的整體解決方案。
主要內(nèi)容綱要如下：
電源網(wǎng)絡(luò)整體仿真分析的必要性
HFSS-PI求解器的優(yōu)勢
HFSS-PI仿真流程
案例演示
答疑討論
報名方式
手機(jī)端請掃描二維碼報名
或者點(diǎn)擊進(jìn)行報名：https://event.3188.la/1728161641?c=jishulink
展開 先進(jìn)芯片、Interposer和封裝設(shè)計的電磁與電路RLCK提取和仿真
高級多芯片2.5D和3D封裝技術(shù)引入新的拓?fù)浣Y(jié)構(gòu)來建模
當(dāng)前的封裝技術(shù)包含：
? 穿過堆疊芯片，從Bump到芯片用于供電和信號連接的硅通孔（TSV）
? 芯片之間的短距離（并行、時鐘轉(zhuǎn)發(fā)）接口
? Interposer中的局部重分布互聯(lián)層
上圖所示的是一種帶有兩個芯片的簡單2.5D interposer結(jié)構(gòu)，時鐘線用黃色高亮顯示，作為示例，分析整個結(jié)構(gòu)的電磁（EM）效應(yīng)是必要的。
而且，最后但同樣重要的是：
與先進(jìn)工藝節(jié)點(diǎn)芯片和多芯片封裝相關(guān)的物理設(shè)計數(shù)據(jù)量十分龐大
提取寄生模型的算法需要支持分布式計算，并且跨多個處理器核心提供高度可擴(kuò)展性能。
最近，我有幸與Ansys的Yorgos Koutsoyannopoulos和Anand Raman進(jìn)行了交流，了解他們對支持這些模型提取領(lǐng)域的發(fā)展所需的趨勢和工具特性的看法。他們的見解非常有指導(dǎo)意義，具體而言，最近推出的Ansys RaptorH這款產(chǎn)品如何綜合全面地滿足這些不斷變化的需求。
Yorgos首先表示： “RLCK提取和仿真的應(yīng)用空間正在迅速擴(kuò)大。2.5D和3D IC的設(shè)計人員對以芯片為中心的流程非常熟悉。他們需要的建模解決方案既要求具備易用性，同時又要滿足高信號數(shù)據(jù)速率所需的精度以及這類封裝解決方案的供電問題。”
我問道：“您如何在易用性和準(zhǔn)確性之間取得平衡？”
Yorgos答復(fù)道： “Ansys HFSS是電磁分析的黃金標(biāo)準(zhǔn)，其應(yīng)用范圍從無線傳播一直延伸到PCB級信號與電源完整性仿真。上一代產(chǎn)品RaptorX則重點(diǎn)關(guān)注片上結(jié)構(gòu)的寄生計算，例如螺旋電感、電源網(wǎng)格、芯片上MIM去耦電容器。
展開 
先進(jìn)芯片、Interposer和封裝設(shè)計的電磁與電路RLCK提取和仿真
想要了解更多Ansys半導(dǎo)體解決方案，可查看近期『2021 Ansys Innovation大會』——CPS-芯片封裝系統(tǒng)專題分會場，>成為Ansys數(shù)字資源中心會員查看更多精彩內(nèi)容" tab="outerlink" data-linktype="2" style="color: rgb(0, 82, 255); text-decoration: underline;">>>成為Ansys數(shù)字資源中心會員查看更多精彩內(nèi)容
關(guān)于Ansys CPS 解決方案
Ansys CPS（Chip+Package+System）多物理場仿真方案，包含了Redhawk/HFSS等業(yè)界黃金工具，基于CPM/CSM/CTM等獨(dú)有的芯片模型，通過協(xié)同仿真考察芯片與PKG/PCB之間的耦合影響，通過電、熱、結(jié)構(gòu)之間的多物理場耦合仿真使得仿真精度更高，幫助設(shè)計者優(yōu)化從芯片至系統(tǒng)的SIPI/熱/結(jié)構(gòu)可靠性等設(shè)計指標(biāo)，此流程已經(jīng)支持多家客戶在先進(jìn)工藝節(jié)點(diǎn)和大規(guī)模的2.5D/3D IC設(shè)計上成功流片。
展開 先進(jìn)芯片、Interposer和封裝設(shè)計的電磁與電路RLCK提取和仿真
Yorgos首先表示： “RLCK提取和仿真的應(yīng)用空間正在迅速擴(kuò)大。2.5D和3D IC的設(shè)計人員對以芯片為中心的流程非常熟悉。他們需要的建模解決方案既要求具備易用性，同時又要滿足高信號數(shù)據(jù)速率所需的精度以及這類封裝解決方案的供電問題。”
我問道：“您如何在易用性和準(zhǔn)確性之間取得平衡？”
Yorgos答復(fù)道： “Ansys HFSS是電磁分析的黃金標(biāo)準(zhǔn)，其應(yīng)用范圍從無線傳播一直延伸到PCB級信號與電源完整性仿真。上一代產(chǎn)品RaptorX則重點(diǎn)關(guān)注片上結(jié)構(gòu)的寄生計算，例如螺旋電感、電源網(wǎng)格、芯片上MIM去耦電容器。我們已將HFSS和RaptorX整合到RaptorH中，兩種引擎集成在一起。這樣設(shè)計人員能便捷地發(fā)揮這兩種算法的優(yōu)勢，該工具將最佳方法應(yīng)用到模型的每個單元。”
Anand補(bǔ)充道： “RaptorH產(chǎn)品研發(fā)中有幾個不可或缺的考量因素。以芯片為中心的設(shè)計環(huán)境是這些2.5D和3D封裝的基礎(chǔ)，GDS-II或OASIS數(shù)據(jù)可表達(dá)設(shè)計。技術(shù)文件堆疊定義使用了代工廠提供的工藝說明，所有層和維度信息都是加密的，工藝角定義使用了與傳統(tǒng)芯片環(huán)境相同的定義。”
我問道：“Yorgos重點(diǎn)強(qiáng)調(diào)易用性，那么易用性對產(chǎn)品研發(fā)有什么影響呢？”
Anand答復(fù)說： “RaptorH桌面對當(dāng)前RaptorX和HFSS用戶而言并不陌生，3D設(shè)計幾何結(jié)構(gòu)和電磁場可視化解決方案使用了現(xiàn)有的Ansys桌面界面。”
Anand繼續(xù)說道： “S參數(shù)和電路網(wǎng)表模型都已提供。特別值得注意的是，該分析是在LVS之前開展的，而設(shè)計仍在進(jìn)行中。”
展開 Moldex3D仿真分析之芯片封裝制程挑戰(zhàn)與不確定性
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項目相當(dāng)完善，以準(zhǔn)確的材料量測為基礎(chǔ)，除了基本的流動充填與硬化過程模擬；并延伸到其他先進(jìn)制造評估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計，并縮減制造成本和周期。
展開 華為芯片堆疊封裝設(shè)計專利刷屏，請和我一起仿真計算和驗證
近日一篇《華為又一項芯片堆疊封裝專利曝光》的文章刷屏芯片封裝工程師的朋友圈。它是一個避免使用TSV的3D封裝設(shè)計，吸引了我的芯片封裝設(shè)計精品課學(xué)習(xí)型仿真工程師的好奇和關(guān)注。眾所周知，TSV的制作工藝復(fù)雜，可靠性差，尤其是TSV first和TSV middle都需要在fab廠做，甚至?xí)绊?em>芯片器件可靠性，今天我們就來聊聊芯片堆疊封裝那些事。
華為芯片堆疊封裝
華為的這個專利內(nèi)容如下圖所示，自左向右一步一步開展。首先是下芯片部分。將各個芯片做好RDL和bump或者UBM(Under Bump Metal)，然后face to face焊接一起。但是要注意芯片之間要錯開，芯片需要溝通的部分焊接在一起，而其他有源部分要露出來，方便下一步操作。各芯片連接之后，通過molding將這些芯片都封在一起，然后在EMC(Epoxy Molding Compound)上做過孔，這可比TSV(Through Silicon Via)容易多了。然后在EMC兩面都可以再次RDL，然后上面做UBM和bump。最后可以將其焊接到基板上，然后最上面的芯片也焊接到這個裝配體上，這就完成了3D封裝裝配。
3D封裝是在后摩爾時代為了讓芯片集成度更高，在同一種制程下，3D封裝可以保證相同面積下芯片有更強(qiáng)計算能力與傳輸能力。但是3D封裝面臨一系列如SI(Signal Integrity)、PI(Power Integrity)、Thermal，Mechanical等問題。
要解決的是不同功能芯片之間信號傳遞功能，要求信號路徑盡可能小來保證SI要求。其次要保證芯片供電，對于在“樓上”的芯片來說，電源距離增大代表寄生增加，會增加電阻（靜態(tài)電阻）以及增加阻抗（動態(tài)阻抗），導(dǎo)致電壓無法滿足要求。
展開 