集成電路制造工藝的案例
2020年全球集成電路制造設備市場分析
21 世紀以來，智能手機、移動互聯網、物聯網、大數據、云計算、人工智能等領域快速發展創造的終端需求與人口紅利的疊加，以及中國巨大的集成電路市場規模，下游應用市場規模、具備制造業的工業基礎和大量優質工程師等優勢， 正在促使半導體產業發生第三次產業轉移，即向中國轉移。
雖然中國大陸正在加速承接半導體產業第三次產業轉移，但目前我國集成電路產業自給率仍然較低。根據 ICInsights 統計數據，2019 年中國集成電路市場需求與供給差額達到 1,055.00 億美元，反映出我國集成電路產業國產化能力顯著不足的問題。
圖表 9 國產集成電路供需差距
根據海關總署統計數據，自 2013 年起，集成電路產品超過原油成為我國第一大進口商品；2020 年我國集成電路產品進口金額達 3,500.36 億美元，同比增長 14.56%，集成電路產品出口金額為 1,166.03 億美元，進出口逆差達 2,334.33 億美元。
2、集成電路制造設備行業概況
（1）集成電路制造設備行業分類
集成電路制造設備泛指用于加工、制造各類集成電路產品所需的專用設備， 屬于集成電路產業鏈上游支撐環節。根據 Gartner 統計數據，集成電路制造設備投資一般占集成電路制造領域資本性支出的70%-80%，且隨著工藝制程的提升，設備投資占比也將相應提高——當集成電路制程達到 16 及 14 納米時，設備投資占比可達 85%。
按照工藝流程劃分，芯片制造是集成電路制造過程中最重要、最復雜的環節。典型的集成電路制造產線設備投資中，芯片制造及硅片制造設備投資占比約 80%， 系集成電路制造設備投資中的最主要部分。
圖表 10 集成電路制造領域典型資本開支結構
集成電路制造設備通?？煞譃榍暗?em>工藝設備（芯片制造）和后道工藝設備（芯片封裝測試）兩大類。
展開 科普漫畫：什么是集成電路？工藝/CPU/GPU又是哪路大神？
來源 | 華為麒麟公眾號
本文編輯轉載，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責。如涉及作品內容、版權和其它問題，請在30日內與本公眾號聯系，我們將在第一時間刪除內容!
科普漫畫：什么是集成電路？工藝/CPU/GPU又是哪路大神？
來源 | 華為麒麟公眾號
集成電路（IC）封裝工藝簡介，值得學習和收藏
精華，去糟粕，重基礎，促創新
案例分享 | 光電子集成電路仿真工具助力提高光子芯片可制造性
——Timothy Creazzo, Phase Sensitive Innovation公司”
AIM Photonics和Analog Photonics通過AP_SUNY PDK 4.0a的統計學緊湊模型，最大化光子芯片的可制造性。
圖1：部分AP_SUNY v4.0a CML中的INTERCONNECT緊湊模型（共計60多個）
?
行業需求
廣闊的商業市場對制造成本和可擴展性的需求驅動著設計流程的不斷成熟。近年來，光子工藝設計套件（PDK）的推出顯著提高了光子設計的抽象水平和生產力，這是通過采用先進的光電子集成電路級設計流程才得以實現，該設計流程包括使用Ansys Lumerical的光電子集成電路仿真工具INTERCONNECT以及緊湊模型自動化工具CML Compiler。
為了滿足行業對提高良率、縮短產品上市時間的需求，支持統計學功能的PDK和設計流程變得尤其重要。準確模擬工藝制造偏差可以降低高昂的反復原型迭代的費用，縮短設計周期，提高良率，最大化投資回報。
AP_SUNY PDK套件
AIM Photonics、NY CREATES、Analog Photonics和Ansys Lumerical 聯合開發了支持統計模型的PDK套件，以滿足市場需求。
展開 案例分享 | 光電子集成電路仿真工具助力提高光子芯片可制造性
——Timothy Creazzo, Phase Sensitive Innovation公司”
AIM Photonics和Analog Photonics通過AP_SUNY PDK 4.0a的統計學緊湊模型，最大化光子芯片的可制造性。
圖1：部分AP_SUNY v4.0a CML中的INTERCONNECT緊湊模型（共計60多個）
?
行業需求
廣闊的商業市場對制造成本和可擴展性的需求驅動著設計流程的不斷成熟。近年來，光子工藝設計套件（PDK）的推出顯著提高了光子設計的抽象水平和生產力，這是通過采用先進的光電子集成電路級設計流程才得以實現，該設計流程包括使用Ansys Lumerical的光電子集成電路仿真工具INTERCONNECT以及緊湊模型自動化工具CML Compiler。
為了滿足行業對提高良率、縮短產品上市時間的需求，支持統計學功能的PDK和設計流程變得尤其重要。準確模擬工藝制造偏差可以降低高昂的反復原型迭代的費用，縮短設計周期，提高良率，最大化投資回報。
AP_SUNY PDK套件
AIM Photonics、NY CREATES、Analog Photonics和Ansys Lumerical 聯合開發了支持統計模型的PDK套件，以滿足市場需求。
展開 集成電路 | 華中科技大學成立未來技術學院和集成電路學院
來源 ：中國新聞網、長江日報
7月14日華中科技大學未來技術學院、集成電路學院7月14日在武漢同時揭牌成立，將著眼于新一輪科技革命和產業變革大勢，致力于培養相關領域創新型人才，推動產業發展。
華中科技大學未來技術學院是教育部2021年5月批準成立的首批12所未來技術學院之一，由中國科學院院士丁漢擔任院長。
丁漢表示，未來技術學院服務國家戰略需求，圍繞“大工程、大健康”承擔重大項目，依托武漢光電國家研究中心、國家數字化設計與制造創新中心等重大科研平臺，在智能制造、生物醫學成像、光電子芯片與系統、人工智能等未來核心關鍵技術上取得突破，支撐創新拔尖人才培養。
自1960年創辦半導體相關專業以來，華中科技大學先后獲批國家集成電路人才培養基地、國家示范性微電子學院、國家集成電路產教融合創新平臺，積累了雄厚的集成電路學科基礎。
據介紹，學院著眼于未來科學技術原創，瞄準國家未來發展的國之戰略重器，針對產業發展的邏輯體系凝練未來戰略方向，旨在建立以交叉研究為基礎的人才培養模式，促進教育鏈、人才鏈與產業鏈、創新鏈之間的有機融合，進而推動高校體制機制創新，落實未來科技創新領軍人才的前瞻性和戰略性培養。
展開 上海交通大學校友會集成電路分會：讓集成電路推動人工智能健康發展
9月1日下午，上海交通大學校友會集成電路分會成立大會暨集成電路助力人工智能產業化高峰論壇活動在徐匯校區文治堂舉行。上海交通大學黨委常委、副校長張安勝，集成電路產業及相關領域校友，智慧汽車領域、智慧醫療領域等代表共同出席本次會議，共繪上海交大集成電路產業新藍圖。
本次成立大會由上海交大電子工程專業本科1984屆校友郭揚主持，籌備組代表唐德明介紹了集成電路分會的籌建情況，校友葛群宣讀《上海交大校友會集成電路分會章程》要點，上海交通大學校友總會辦公室主任冒巍巍宣讀《上海交大校友會集成電路分會理事會組成人員建議名單》，該名單獲得全場一致通過。上海交通大學副校長張安勝為本次成立大會致辭。
上海交大電子工程專業本科1984屆校友 郭揚
文治資本創始合伙人 唐德明
新思科技中國董事長兼全球副總裁 葛群
上海交通大學校友總會辦公室主任 冒巍巍
張安勝指出，在國家自然科學基金項目數和經費數已經連續九年全國第一的基礎上，上海交大緊鑼密鼓的進行各項產學項目：如即將開展的李政道研究所實驗樓建設啟動會；與騰訊達成戰略合作；國家海洋局第二海洋研究所共建海洋學院、極地深海技術研究院；與復星簽約，共同助力高?？蒲谐晒D化等。此外據張安勝表示，今天成立的集成電路行業分會是上海交大行業校友組織成立儀式中規模最大的一次。該分會積極相應國家和民眾的集成電路發展呼聲，不僅加強了業內校友之間的聯系合作，還為集成電路產業不斷輸送高質量人才。
上海交通大學副校長 張安勝
會上，芯原創始人、董事長兼總裁戴偉民當選為上海交大校友會集成電路分會首任會長，戴偉民表示：近年來，國內集成電路產業正處于快速發展的階段，集成電路分會的成立有利于促進活躍在集成電路相關領域的校友間交流。
展開 中國集成電路設計業2017年會暨北京集成電路產業創新發展高峰論壇
“中國集成電路設計業2017年會暨北京集成電路產業創新發展高峰論壇”于2017年11月16日-17日在北京稻香湖景酒店隆重召開。歡迎光臨ANSYS 27號展位技術交流、現場抽獎。
用于光子集成電路的集成微透鏡和光柵耦合器
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
一、概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章Lumerical 針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
第 2 步：使用 Zemax 進行宏觀設計（“OUT”方向）
步驟 1 中的 .zbf 文件被導入 OpticStudio 中，用于將光進一步傳播到光學系統中。
展開 基于集成電路的橋式可逆斬波電路
基于集成電路的橋式可逆斬波電路.doc
先進集成電路技術展望
未來五年，成熟工藝占集成電路市場份額仍將不低于50%，廣闊的市場空間有待中國企業進一步開拓，這為中國集成電路產業發展提供了重要平臺，為中國晶圓代工企業擴大規模提供了重要機會，為中國制造業轉型升級提供了重要契機。在此背景下，可給予集成電路企業更大的政策支持，鼓勵提升產品核心競爭力，擴大成熟工藝市場占有率；同時大力扶持新企業進入成熟工藝市場，穩固并提升中國在成熟工藝市場的地位和話語權；此外，注重集成電路人才的培養，為企業發展儲備人才力量。
（2）推動先進工藝持續性研發。掌握先進工藝不僅能提升中國晶圓代工企業的競爭力，更能推動中國集成電路產業占據技術高地和利潤高地。因此，要調動企業研發先進工藝的積極性，大力推動10 nm及以下技術節點集成電路的發展，給予政策、資金、人力支持，為先進工藝的研發生產提供更多便利條件。要鼓勵企業與高校、科研院所進行深度合作，研發先進工藝，勇于嘗試、敢于試錯，讓科研工作者有機會在先進產線驗證新的科技理論。
（3）推進三維集成技術發展成熟。三維集成技術是先進工藝的延伸和拓展。在器件級三維集成方面，GAAFET技術對先進設備有極高要求，國內設備企業開展集成電路先進設備的研發勢在必行。應鼓勵相關企業進行科研攻關，大力引進有先進設備設計和生產經驗的國外人才、挖掘有潛力的國內人才，使集成電路制造企業和設備制造企業緊密結合、齊頭并進、共同發展。在電路級三維集成方面，“前道制造向后走、后道制造向前走”的趨勢非常明顯，前道工藝與后道工藝的界限趨于模糊。
展開 Ansys Lumerical | 用于光子集成電路的集成微透鏡和光柵耦合器
附件下載
聯系工作人員獲取附件
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章 Ansys Lumerical｜針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
展開 王陽元院士：高端芯片、材料、設備自給率低依然是中國集成電路產業短板
這10年間，中國集成電路產業銷售額的年平均增長率為21.04%，是同期世界半導體市場年平均增長率6.18%的3.4倍。
1981—2019年中國集成電路產業發展
需說明的是，中國集成電路產業銷售額的統計是設計業、制造業和封裝業三業銷售額的疊加，其中對集成電路產品銷售額存在重復統計的部分；而WSTS統計的半導體市場僅對集成電路產品銷售額進行統計，且僅限于對總部所在地企業銷售的集成電路產品進行統計。
因此，中國集成電路產業銷售額不是在世界集成電路市場中真正的“占比”，只是一個相對比值。
如果真正按照WSTS的統計標準和統計渠道進行統計，即僅對企業總部所在地（國家或地區）的企業及其產品銷售額進行統計，2019年中國大陸企業集成電路產業銷售額僅占世界市場的5%，是真實的、與國際接軌的“占比”。
2019年世界半導體企業（區域劃分）銷售額占市場總額的比例 數據來源：WSTS
鑒于中國消費和中國制造對集成電路的巨大需求，2009年起，中國半導體市場規模超過美洲、歐洲、日本而成為世界第一大市場。
2019年，中國半導體市場規模為1446億美元（實際消費部分），占世界市場的35%。
2019年世界半導體市場的區域分布 數據來源：WSTS
如此巨大的集成電路市場，使得中國進口集成電路總額逐年增長，成為進口額第一的產品。
展開 晶圓幾何量測系統支持半導體制造工藝量測，保障晶圓制造工藝質量
晶圓面型參數厚度、TTV、BOW、Warp、表面粗糙度、膜厚、等是芯片制造工藝必須考慮的幾何形貌參數。其中TTV、BOW、Warp三個參數反映了半導體晶圓的平面度和厚度均勻性，對于芯片制造過程中的多個關鍵工藝質量有直接影響。
TTV、BOW、WARP對晶圓制造工藝的影響
1.對化學機械拋光工藝的影響：拋光不均勻，可能會導致CMP過程中的不均勻拋光，從而造成表面粗糙和殘留應力。
2.對薄膜沉積工藝的影響：凸凹不平的晶圓在沉積過程中會導致沉積薄膜厚度的不均勻，影響隨后的光刻和蝕刻過程中創建電路圖案的精度。
3.對光刻工藝的影響：影響聚焦；不平整的晶圓，在光刻過程中，會導致光刻焦點深度變化，從而影響光刻圖案的質量。
4.對晶圓裝載工藝的影響：在自動裝載過程中，凸凹的晶圓容易損壞。如碳化硅襯底加工過程中，一般還會在切割工藝時留有余量，以便在后續研磨拋光過程中減小TTV、BOW、Warp的數值。
TTV、BOW、Warp的區別
TTV描述晶圓的厚度變化，不量測晶圓的彎曲或翹曲；BOW度量晶圓彎曲程度，主要度量考慮中心點與邊緣的彎曲；Warp更全面，度量整個晶圓表面的彎曲和翹曲。盡管這三個參數都與晶圓的幾何特性有關，但量測的關注點各有不同，對半導體制程和晶圓處理的影響也有所區別。
WD4000系列晶圓幾何量測系統功能及應用方向
WD4000晶圓幾何量測系統可自動測量Wafer厚度、彎曲度、翹曲度、粗糙度、膜厚 、外延厚度等參數。該系統可用于測量不同大小、不同材料、不同厚度晶圓的幾何參數;晶圓材質如碳化硅、藍寶石、氮化鎵、硅、玻璃片等。
展開 