EDA布線
關注創建者：王靖雯 創建時間：2023-05-22
EDA布線的實例教程
改進的 MiM 去耦電容layout template （較低的寄生 R）
更大的靈活性——以及相關的 EDA 自動布線工具功能——在上層金屬層上利用不同的（更寬的寬度/空間）間距）
傳統上，金屬線的任何“非默認規則”(non-default rules：NDR) 都是由 PD 工程師預先定義到路由器的（并且通常手動預先布線）；EDA 與臺積電的合作將這種支持擴展到 APR 期間自動做出的決策。
請注意，在上圖中，N3HPC 性能的提高與功耗的輕微增加有關（在相同的 VDD 下）。
N5 汽車設計支持平臺 (ADEP)
對汽車平臺的要求包括更苛刻的工作溫度范圍和延長產品壽命的嚴格可靠性措施，包括：器件老化效應、包括自熱效應 (self-heating effects ：SHE) 在內的熱分析，以及這些效應對電遷移故障的影響. 下圖說明了為 N5 節點添加汽車平臺支持的路線圖。
包括Cell-aware內部故障模型，以及額外的測試模式考慮，以減少 DPPM 缺陷逃逸。
射頻
RF CMOS 已成為移動應用的關鍵技術。
展開 
EDA布線的最新內容
Multi?Die 設計：從早期布局規劃到最終簽核，在完整 EDA 流程中支持熱與電壓降優化，并提供 AI 驅動信號完整性優化的高速自動布線，能夠實現早期熱、IR 壓降及應力分析。
設計收斂：將熱和電壓降感知融入設計收斂階段，以加快后期漏洞修復，減少設計迭代并提升 PPA。
模擬設計：支持集成的電源完整性與電磁分析，大幅提升運行效率、易用性和調試速度。
我們使用EDA工具對PDN進行早期分析，以確定硅橋上的DTC配置策略是否合適、多層電源和接地層是否有效以及PDN網絡是否存在風險，從而提前預測設計中的潛在問題并提前調整設計。在設計的中間階段和signoff階段，我們可以對整個IC系統進行電源完整性分析，以確保PDN設計滿足目標阻抗要求。
此外，向系統級布局規劃和異質集成的轉型，也要求傳統 EDA 工具尚未完全支持的新型工作流程。
03Altair SimLab 的突破性解決方案
Altair SimLab 通過專為大規模 ECAD 模型設計的革命性多物理場仿真環境，有效應對上述挑戰。該解決方案具備以下創新特性：
1.高效模型處理能力
將模型導入時間從數小時縮短至分鐘級，使常規桌面硬件即可完成精細仿真。
圖 1 導入3D幾何及模型體素化后
二、ODB++文件導入
Simdroid-EC具備良好的EDA接口，可導入ODB++文件，解析導電層和結緣層，同時支持圖片替代走線、打孔等功能，滿足不同優化場景的建模需求。計算時會考慮布線過孔的各向異性導熱率，以提高PCB板熱仿真的精度。
詳細PCB建模涉及從EDA軟件導入疊層、走線層布線、過孔分布以及電源和接地層上的銅皮形狀。
設計優化
為了概述該信號電路的EMS性能，該案例可以直接在SIwave中進行設計更改(切換信號的走線層，將信號A-MII-TXCLK布線在BASE層的那段參考電源層的走線切換到SIG1層，使之參考GND)，如圖1-8 所示。
文章來源：EDA365電子論壇
END
六月底，來自中科院的團隊在預印本平臺arxiv上發表了重磅論文《Pushing the Limits of Machine Design：Automated CPU Design with AI》（機器設計新突破：使用人工智能自動設計CPU），其中使用了人工智能的方法，成功地在5個小時內完成了一個基于RISC-V指令集的CPU的設計，而且該設計經過后端布局布線后已經成功流片點亮并且能運行
EDA365電子論壇
PCB常見布線規則
（1） PCB板上預劃分數字、模擬、DAA信號布線區域。
（2）數字、模擬元器件及相應走線盡量分開并放置于各自的布線區域內。
（3） 高速數字信號走線盡量短。
根據工藝的選擇及設計的復雜程度進行層疊結構的設置、約束規則的設置、元器件布局、鍵合布線鋪銅、DRC 檢查等。
熱與結構分析
通過熱分析與結構分析，找到SiP封裝內部的溫度和結構風險區域，解決由于芯片集成、堆疊和材料復雜性等原因帶來的過熱、 翹曲等可靠性問題。
