Soc芯片
關(guān)注創(chuàng)建者：半導(dǎo)體產(chǎn)業(yè)研究院 創(chuàng)建時(shí)間：2021-09-24
Soc芯片的視頻教程
芯片級電磁干擾解決方案——如何降低射頻芯片和高速SOC的電磁串?dāng)_風(fēng)險(xiǎn)
適用人群：射頻芯片和高速SOC設(shè)計(jì)相關(guān)行業(yè)人士 芯片級電磁干擾解決方案——如何降低射頻芯片和高速SOC的電磁串?dāng)_風(fēng)險(xiǎn)【已結(jié)束】 直播時(shí)間：2019-12
免費(fèi) 1小時(shí)34分鐘 375播放
查看
超大規(guī)模芯片電源完整性簽核平臺RedHawk-SC應(yīng)用分享
RedHawk-SC是下一代SoC 芯片功耗、噪聲簽核平臺，為16納米以下的設(shè)計(jì)保駕護(hù)航。RedHawk-SC建立在Ansys SeaScape的平臺上，而Ansys SeaScape是世界上第一款用戶定制的，用于電子系統(tǒng)設(shè)計(jì)和仿真的大數(shù)據(jù)架構(gòu)。SeaScape提供了可擴(kuò)展核心、靈活的設(shè)計(jì)數(shù)據(jù)訪問、快速設(shè)計(jì)啟動、分布式計(jì)算和很多其它革命性的能力。
免費(fèi) 52分鐘 357播放
查看
Soc芯片的實(shí)例教程
前言：現(xiàn)在的CPU或SoC基本都是在單芯片中集成多個(gè)CPU核心，形成通常所說的4核、8核或更多核的CPU或SoC芯片。為什么要采用這種方式？多個(gè)CPU 核心在一起是如何工作的？CPU核心越多就一定越好嗎？帶著這些問題，筆者查閱了一些資料，學(xué)習(xí)了相關(guān)概念和要點(diǎn)并編輯成此文，試以通俗的語言來回答這些專業(yè)問題。文章一方面可作為自己的一個(gè)學(xué)習(xí)記錄，另一方面也希望對讀者有參考作用，不準(zhǔn)確的地方歡迎討論和指正。
要說明什么是多核心CPU或SoC芯片，首先要從CPU核心(Core)說起。我們知道，CPU是中央處理器(Central Processing Unit)的英文簡稱，它具有控制和信息處理的能力，是電腦和智能設(shè)備的控制中樞。如果把傳統(tǒng)CPU芯片中的封裝和輔助電路(例如引腳的接口電路、電源電路和時(shí)鐘電路等)排除在外，只保留完成控制和信息處理功能的核心電路，這部分電路就是CPU核心，也簡稱CPU核。一個(gè)CPU核心基本上是一個(gè)完全獨(dú)立的處理器，它可以從內(nèi)部存儲器中讀取指令，并執(zhí)行指令指定的控制和計(jì)算任務(wù)。
如果把一個(gè)CPU核心和相關(guān)輔助電路封裝在一個(gè)芯片中，這個(gè)芯片就是傳統(tǒng)的單核心CPU芯片，簡稱單核CPU。如果把多個(gè)CPU核心和相關(guān)輔助電路封裝在一個(gè)芯片中，這個(gè)芯片就是多核心CPU芯片，簡稱多核CPU。當(dāng)然，多核心CPU芯片會包含更多的輔助電路，以解決多個(gè)CPU核心之間的通信和協(xié)調(diào)問題。
如果在多核心CPU芯片中再集成一些其它功能部件和接口電路，就形成了完整的系統(tǒng)，那么這個(gè)芯片就變成了多核心SoC芯片了，簡稱多核SoC。在不嚴(yán)格區(qū)分的情況下，SoC也可以稱為CPU。
圖1用ARM的單核心CPU和多核心CPU進(jìn)行舉例。圖中紅色虛線框標(biāo)出的部分就是一個(gè)個(gè)的CPU核心，圖1a是ARM Cortex-A8基于ARMv7微架構(gòu)的單核心CPU芯片的示意圖。
展開 Ansys于2022年正式推出基于Seascape分布式大數(shù)據(jù)架構(gòu)的新一代SoC全芯片ESD簽核平臺Pathfinder-SC，可幫助計(jì)劃、驗(yàn)證和簽核，以及全芯片SoC設(shè)計(jì)的完整性和ESD的穩(wěn)健性。
4月19日，『大型SoC全芯片的ESD簽核詳解』網(wǎng)絡(luò)研討會即將上線，本次會議主要介紹Pathfinder-SC的產(chǎn)品特點(diǎn)及如何使用Pathfinder-SC進(jìn)行SoC全芯片的ESD簽核，歡迎SoC后端設(shè)計(jì)工程師，SoC ESD設(shè)計(jì)工程師預(yù)約本次活動了解更多詳情。
時(shí)間
4月19日（星期二），16:00-17:00
講師介紹
成捷 | Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理
Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理，主要負(fù)責(zé)Totem/PathFinder/Helic等產(chǎn)品的支持。對模擬及混合信號設(shè)計(jì)的功耗、電源完整性、可靠性及電磁串?dāng)_等問題有較全面的理解和豐富的經(jīng)驗(yàn)。
費(fèi)用
免費(fèi)
點(diǎn)擊報(bào)名：https://v.ansys.com.cn/Live/bWQau6Gn?source=jishulink
展開 Ansys于2022年正式推出基于Seascape分布式大數(shù)據(jù)架構(gòu)的新一代SoC全芯片ESD簽核平臺Pathfinder-SC，可幫助計(jì)劃、驗(yàn)證和簽核，以及全芯片SoC設(shè)計(jì)的完整性和ESD的穩(wěn)健性。
4月19日，『大型SoC全芯片的ESD簽核詳解』網(wǎng)絡(luò)研討會即將上線，本次會議主要介紹Pathfinder-SC的產(chǎn)品特點(diǎn)及如何使用Pathfinder-SC進(jìn)行SoC全芯片的ESD簽核，歡迎SoC后端設(shè)計(jì)工程師，SoC ESD設(shè)計(jì)工程師預(yù)約本次活動了解更多詳情。
時(shí)間
4月19日（星期二），16:00-17:00
講師介紹
成捷 | Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理
Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理，主要負(fù)責(zé)Totem/PathFinder/Helic等產(chǎn)品的支持。對模擬及混合信號設(shè)計(jì)的功耗、電源完整性、可靠性及電磁串?dāng)_等問題有較全面的理解和豐富的經(jīng)驗(yàn)。
展開 Si24R03高集成度低功耗RISC-V無線SOC芯片智慧畜牧場景應(yīng)用說明
一、芯片核心特性概述
Si24R03是一款面向物聯(lián)網(wǎng)場景打造的高集成度低功耗RISC-V無線SOC芯片，具備超低功耗、少引腳設(shè)計(jì)、寬電壓供電三大核心優(yōu)勢，可有效降低終端硬件設(shè)計(jì)復(fù)雜度與整機(jī)功耗，適配各類低功耗傳感監(jiān)測終端需求。芯片外設(shè)資源豐富且精簡易用，片上集成高精度ADC、LVD、UART、SPI、I2C、定時(shí)器、喚醒模塊、獨(dú)立看門狗、RTC實(shí)時(shí)時(shí)鐘及2.4G無線射頻收發(fā)單元，可覆蓋大多數(shù)物聯(lián)網(wǎng)終端外設(shè)(2.4G私有協(xié)議）對接與數(shù)據(jù)傳輸需求。
SI24R03芯片內(nèi)核采用RISC-V RV32IMAC架構(gòu)，主頻性能可達(dá)2.6 CoreMark/MHz，運(yùn)算能力足以支撐終端側(cè)數(shù)據(jù)預(yù)處理、傳感數(shù)據(jù)校準(zhǔn)等輕量化計(jì)算需求。原廠為芯片配套了完善的調(diào)試工具與標(biāo)準(zhǔn)化函數(shù)庫，可大幅簡化項(xiàng)目開發(fā)難度，有效縮短終端產(chǎn)品研發(fā)周期，幫助客戶快速完成產(chǎn)品落地。
二、核心功能模塊適配優(yōu)勢
（一）高精度ADC測溫能力優(yōu)勢
SI24R03芯片內(nèi)置13~16位可調(diào)高精度ADC，測溫采集分辨率優(yōu)于市面常規(guī)12位藍(lán)牙SOC，溫度采樣精度更高、響應(yīng)更靈敏，能夠精準(zhǔn)捕捉牛、羊、駱駝等牲畜細(xì)微體溫波動，顯著提升活體體溫監(jiān)測可靠性，為牲畜疫病預(yù)警、健康狀態(tài)研判提供高可信度的數(shù)據(jù)支撐。
SI24R03 NTC測溫功耗表現(xiàn)：
條件：發(fā)射間隔10S，2.4G 在7dBM,發(fā)送10個(gè)字節(jié)的前提條件下，芯片的整體功耗為幾十個(gè)uA；實(shí)際應(yīng)用場景下，還可以繼續(xù)優(yōu)化相關(guān)功耗問題。
展開 HS6621CM-C是一款集成32 bit CPU、Flash和Audio的BLE/2.4G 的多模無線SoC芯片，內(nèi)置64kB SRAM、512kB Flash以及GPIO、SPI、I2C、UART、語音ADC，SAR ADC等多種接口與設(shè)備，在單顆芯片上集成了各種2.4GHz物聯(lián)網(wǎng)標(biāo)準(zhǔn)所需的所有特性和功能， 32pin 5x5 QFN封裝；
架構(gòu)特征如下：
1. 內(nèi)置32位ARM? Cortex?-M4F, 芯片主頻可達(dá)48MHz
2. 內(nèi)置64kB SRAM, 512kB Flash
3. BLE/2.4GHz RF收發(fā)器可配置工作在1Mbps標(biāo)準(zhǔn)兼容的BLE模式、2Mbps增強(qiáng)的BLE模式、125/500kbps BLE模式、和私有1Mbps、2Mbps模式，所有模式都支持FSK/GFSK/調(diào)制
4. BLE Mesh：支持128/256個(gè)節(jié)點(diǎn)組網(wǎng)，同時(shí)可控制8/16個(gè)分組，支持超過200個(gè)節(jié)點(diǎn)無延遲開關(guān)控制和實(shí)時(shí)狀態(tài)更新
5. 豐富的外設(shè)和接口：17個(gè)GPIO、2*SPI（Master/Slave）、I2C（Master/Slave）、I2S、UART、16bit語音ADC，12bit GPADC
6. 高性能數(shù)字麥克風(fēng)、Codec (I2S)、模擬麥克風(fēng)輸入，PWM聲音頻輸出;
芯片內(nèi)部框圖如下
應(yīng)用場景
適用于各種人機(jī)交互和物聯(lián)網(wǎng)設(shè)備，如可穿戴設(shè)備、智能遙控器、智能玩具以及智能家居設(shè)備等
展開 
Soc芯片的相關(guān)專題、標(biāo)簽、搜索
Soc芯片的最新內(nèi)容
工采網(wǎng)代理的BP2668Ax是一款面向智能音頻應(yīng)用的高性能音頻SoC芯片。采用32位RISC雙核架構(gòu)，集成FPU、FFT加速器和AI加速器，支持SIMD和DSP指令，集合強(qiáng)大算力、高保真音頻與低功耗特性。支持豐富的音效處理算法，如專業(yè)卡拉OK算法、回聲消除、人聲激勵等。
集成4路32位Audio ADC和4路Audio DAC，支持高保真音頻輸入輸出。
汽車芯片/半導(dǎo)體：主控芯片(SoC)、MCU、GPU、FPGA、AI芯片、功率半導(dǎo)體(IGBT/SiC)、傳感器芯片、存儲芯片。
2. 軟件定義汽車與操作系統(tǒng) (Software-Defined Vehicle & OS)
車載操作系統(tǒng)： QNX、Linux、Android、RTOS、車規(guī)級微內(nèi)核操作系統(tǒng)。
Si24R03高集成度低功耗RISC-V無線SOC芯片智慧畜牧場景應(yīng)用說明
一、芯片核心特性概述
Si24R03是一款面向物聯(lián)網(wǎng)場景打造的高集成度低功耗RISC-V無線SOC芯片，具備超低功耗、少引腳設(shè)計(jì)、寬電壓供電三大核心優(yōu)勢，可有效降低終端硬件設(shè)計(jì)復(fù)雜度與整機(jī)功耗，適配各類低功耗傳感監(jiān)測終端需求。
本翻頁筆無線控制方案基于深圳市芯嶺技術(shù)有限公司 XL2417D與 XL2417U 兩款高性能、低功耗 2.4G 射頻系統(tǒng)級芯片（SoC）搭建，采用XL2417D 作為發(fā)射端集成于翻頁筆手持端，XL2417U 作為接收端適配電腦、平板等終端設(shè)備，核心通過 2.4G 無線通信完成翻頁、激光指示等控制指令的高速穩(wěn)定，傳輸傳輸距離約 200 米，接收端則依托 XL2417U 原生集成的 USB 2.0 全速協(xié)議
從系統(tǒng)架構(gòu)看，顯示屏信號鏈路通常包含圖像處理SoC（系統(tǒng)級芯片）、時(shí)序控制器（TCON）、源極驅(qū)動器（Source Driver）和柵極驅(qū)動器（Gate Driver）等關(guān)鍵模塊，數(shù)據(jù)傳輸涉及LVDS、eDP、MIPI等多種高速接口標(biāo)準(zhǔn)。當(dāng)傳輸速率超過5Gbps時(shí)，傳統(tǒng)設(shè)計(jì)方法面臨根本性瓶頸。如傳輸鏈路損耗分析，阻抗不連續(xù)效應(yīng)，電磁兼容性約束等等。
相關(guān)資料（pcb,原理圖，源碼）都可以直接去我司官網(wǎng)下載
本翻頁筆無線控制方案基于深圳市芯嶺技術(shù)有限公司 XL2417D與 XL2417U 兩款高性能、低功耗 2.4G 射頻系統(tǒng)級芯片（SoC）搭建，采用XL2417D 作為發(fā)射端集成于翻頁筆手持端，XL2417U 作為接收端適配電腦、平板等終端設(shè)備，核心通過 2.4G 無線通信完成翻頁、激光指示等控制指令的高速穩(wěn)定，傳輸傳輸距離約 200 米，
Johannes Foufas
軟件工廠技術(shù)經(jīng)理
沃爾沃汽車
eDT Labs 加速軟件和系統(tǒng)量產(chǎn)化進(jìn)程
該平臺使開發(fā)者能夠配置基于云的 eDT Labs，一個(gè)預(yù)集成系統(tǒng)的集合，包括新思科技技術(shù)、開放生態(tài)系統(tǒng)工具、模型、軟件以及可擴(kuò)展計(jì)算資源，可用于高價(jià)值汽車開發(fā)場景，例如：
新型系統(tǒng)級芯片（SoC）或微控制器的前期客戶評估：無障礙訪問早期虛擬原型，縮短選型決策周期
成本與復(fù)雜度：SoC需要整個(gè)芯片采用最先進(jìn)的制造工藝，導(dǎo)致成本高昂、生產(chǎn)復(fù)雜，尤其在大批量時(shí)可能影響商業(yè)可行性。
功耗與散熱：高密度集成使功耗密度增加，熱量集中，可能導(dǎo)致性能下降。
靈活性與升級性差：任何功能升級都需重新設(shè)計(jì)整顆芯片，難以快速響應(yīng)市場變化。
正是這些瓶頸，促使設(shè)計(jì)人員轉(zhuǎn)向更具革命性的3D-IC設(shè)計(jì)。
attachment/a0de30683e6c4c3ca59df3bfe1b05e09.png">
</figure>
</figure><p>超大規(guī)模2.5DIC設(shè)計(jì)采用在interposer 中內(nèi)置多晶硅橋梁，在AI、圖形處理等各個(gè)領(lǐng)域具有良好的應(yīng)用前景，但其開發(fā)和應(yīng)用也面臨一系列挑戰(zhàn)，電源完整性是其中的關(guān)鍵挑戰(zhàn)之一，包括：</p><ul><li><strong>高密度互聯(lián)：</strong>將多個(gè)SoC
工采網(wǎng)代理的BP2668Ax是一款面向智能音頻應(yīng)用的高性能音頻SoC芯片。采用32位RISC雙核架構(gòu)，集成FPU、FFT加速器和AI加速器，支持SIMD和DSP指令，具備強(qiáng)大的計(jì)算能力與低功耗特性。集成4路32位Audio ADC和4路Audio DAC，支持高保真音頻輸入輸出。集成藍(lán)牙6.0和2.4GHz無線音頻模塊，以及USB2.0高速控制器等多種外設(shè)接口。
