晶振電路
關注創建者：匿名 創建時間：2021-09-10
晶振電路的實例教程
晶振，在板子上看上去一個不起眼的小器件，但是在數字電路里，就像是整個電路的心臟。數字電路的所有工作都離不開時鐘，晶振的好壞，晶振電路設計的好壞，會影響到整個系統的穩定性。所以更多的了解晶振，選擇好系統使用的晶振，對數字電路來說是決定成敗的第一步。
我們目前常說的晶振都是石英晶體振蕩器或者石英晶體諧振器的簡稱。他們都是利用石英晶體的壓電效應制作而成。在石英晶體的兩個電極上施加電場會使晶體產生機械變形，反之，如果在晶體兩側施加機械壓力就會在晶體上產生電場。并且，這兩種現象是可逆的。利用這種特性，在晶體的兩側施加交變電壓，晶片就會產生機械振動，同時產生交變電場。這種震動和電場一般都很小，但是在某個特定頻率下，振幅會明顯加大，這就是壓電諧振，和我們常見到的LC回路諧振有些類似。
下圖是晶振的電氣等效電路和電抗頻率特性曲線圖：
從圖中可以看出，當LCR這個支路發生串聯諧振的時候，其串聯諧振頻率為fs，其計算公式和普通的串聯諧振計算公式一樣：
當頻率繼續提高，高于fs時，LCR支路呈感性，這樣和C0產生并聯諧振，并聯諧振頻率fp，其計算公式為：
其中由于晶振的特性，C遠小于C0，所以fp和fs的值非常接近。通過電抗頻率特性曲線圖可以看出來，在這個狹窄的頻率范圍內，晶振整體表現出感性，這樣只需要在晶振外部并聯合適的電容，就可以組成并聯諧振電路。然后把這個并聯諧振電路加到負反饋電路中就可以構成正弦波振蕩電路。這個合適的電容就是晶振的負載電容。
上圖就是一個常見的晶振振蕩電路，晶振和C1、C2組成并聯諧振回路，接到芯片的管腳上，芯片內部的反相放大器和Rf組成負反饋回路，R1用來限制流入 晶振的電流。有些芯片會把Rf和R1集成到器件中，這樣就降低了電路設計的難度。
展開 今天看一下皮爾斯晶振電路，就長下面這個樣子。
皮爾斯晶振電路
來看一下電路參數作用及如何計算，幫助更好地設計MCU的晶振電路。
： 晶振內部反饋電阻，它的作用是使反向器作為放大器工作，并接在Vin和Vout上，使放大器的Vout = Vin，從而強制它運行在線性區內。
不同的晶振，反饋電阻不一樣，如下ST給出了對應的范圍。
不同頻率晶振反饋電阻的范圍
這個參數我們可以不用管。
： 內部的反相器，作為放大器來用。
： 晶振/晶體。
調整外部電容器CL1和CL2，使振蕩電路實際的負載電容等于晶振制造商標定的負載值CL參數（晶振規格書一般會提供），可以獲得標定的振蕩頻率。
計算公式如下：
舉個計算的示例：
如果晶振規格書手冊中CL ＝15pF，并假定Cs = 5pF，則匹配電容CL1，CL2有：
3、振蕩器的增益裕量
增益裕量是最重要的參數，它決定振蕩器是否能夠正常起振，其表達式如下：
其中：
a、gm是反相器的跨導（高頻時單位是mA/V，低頻時是μA/V，比如32Khz）。
b、gmcrit (gm critical)的值取決于晶體參數。
假定CL1 = CL2，并假定電路實際的CL與制造商給定的CL值相同，則gmcrit表達式如下（其中ESR是指晶振的等效串聯電阻）：
根據Eric Vittoz理論：晶體等效電路的阻抗由放大器和兩個外部電容的阻抗來補償。
為了滿足這個理論，gm必須滿足gm>gmcrit, 在這種情況下才滿足起振的振蕩條件。為保證可靠的起振，增益裕量gainmargin的最小值一般設為5。
舉個例子，設計一個微控制器的振蕩器部分，其gm等于25mA/V。如果所選擇的石英晶振的參數如下：
頻率 = 8MHz，C0 = 7pF，CL = 10pF，ESR = 80 Ω。那么該晶體能否與微控制器配合起振？
計算gmcrit：
進一步計算增益裕量：
此增益裕量遠大于起振條件，即gainmargin>5，晶振將正常起振。
如果不能滿足增益裕量起振條件(即增益裕量gainmargin小于5)，晶振無法正常起振，應嘗試選擇一種ESR較低，CL較低的晶振。
展開 芯片有自己的1.2V_LDO可以給其內核供電，采用40M晶振為芯片提供基準頻率。芯片WAKE、chip_EN 連到Core 100 GPIO 管腳，起WLAN 的喚醒、復位功能
（3）PHY芯片IP101GR
IP101GR 是單口的10/100 MLL/RMLL/TP/Fiber快速網絡收發芯片，支持IEEE 802.3/802.3u標準，支持自動MDI/MDIX轉換功能，支持基線飄逸補償功能，支持中斷等。本設計中采用RMLL接口與模塊進行通信，以拓展模塊的以太網功能。芯片采用25M晶振為內核提供基準時鐘。
（4）DC-DC設計
本設計采用的DC-DC芯片為STI3470，該芯片為SOT23-6封裝，尺寸小，輸入電壓范圍4.5-16V,輸出電流可達2A.設計中使用兩顆該芯片，分別產生4.0V和3.3V的直流電給模塊，WiFi，PHY芯片供電。
（5）其他
本設計中其他的復位，配置，LED燈顯示等細節，將在下面介紹。
2、 ZX237520V2模塊電路原理圖說明
圖二
如圖二所示是ZX237520V2模塊的管腳接線圖，其中還包括部分外圍接口電路，如4G天線接口電路，串口電路，供電管腳濾波電路等。
圖三
如圖三所示是模塊的一些配置管腳連接圖，主要包含模塊的開機上電、充電方式，WPS按鍵，模塊按鍵，開機boot，以及一些并未使用但是由于NC后電平不確定可能影響模塊正常工作的管腳的接線電路圖。
圖四
如圖四是模塊控制的LED信號指示燈的電路連接圖，由于模塊的IO端口可能存在驅動能力不足的問題，因此每個控制信號燈的IO端口都通過放大其驅動能力。
展開 首先要清楚的一件事情是：晶振分為無源晶振與有源晶振兩大類。
基于這兩類晶振的內部結構與工作原理的差異，
晶振被燒壞
的情況也要分為兩大類：
針對無源晶振被燒壞的情況有以下兩點：
1、手焊操作不當
假如利用高溫或長時間對導腳部位進行加熱，會導致晶振內部晶片鍍銀層破壞，電阻超差等問題，引發晶振不起振。
2、激勵功率過大
根據應用領域的不同，選擇合適激勵功率的晶振，切不可只為了改變晶振的輸出頻率，任意改變電路輸入給晶振的激勵功率的大小。因為電路提供的激勵功率過大可能會導致石英晶片振幅變大，因此過多的熱量產生導致石英晶片振動區域的溫度升高。石英晶片本身則產生梯度性溫度攀升，直接破壞頻率穩定度。由于晶片機械性變形程度可能會超出彈性極限，造成晶格不可恢復性的位移，造成晶振輸出頻率永久性頻偏。更嚴重的情況下，石英晶片振碎，導致晶振徹底不起振（停振），也就是我們所說的“燒壞”。造成等效電阻變大(注：一般晶振電阻值為10~100Ω)，影響晶振起振，嚴重情況下造成晶振停振。激勵功率過大，還可能導致導致固著晶片與基座的導電膠受損，比如斷裂，后果是造成晶振內部電路斷路、晶振停振。
在無源晶振的電路應用中，加在晶振兩端的電壓很低，因此無源晶振被燒壞的情況極少。而該類事故卻更多發生在有源晶振的不當應用上，因此需要引起特別關注。
針對有源晶振被燒壞的情況也分為以下兩點：
1、電壓輸入接錯方向
石英晶體振蕩器通常用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。
電壓正確接法：必須把電壓輸入接到晶振的電壓輸入腳（VCC）。若錯接到接地腳，晶振就會被電流 “燒壞”。
展開 
晶振電路的最新內容
前言
很多設計者都知道晶體振蕩器都是基于皮爾斯振蕩器，但不是所有人都知道具體是如何工作的，只有一部分人能掌握具體如何設計。在實踐中，對振蕩器設計的關注有限，直到發現它不能正常運行（通常是在最終產品已經在生產時），這會導致項目延遲。
振蕩器必須在設計階段，即在轉向制造之前，得到適當的關注，以避免產品在應用中失敗的噩夢場景。
本文介紹了皮爾斯振蕩器的基礎知識，并為其設計提供了指導方針。
激勵功率過大，還可能導致導致固著晶片與基座的導電膠受損，比如斷裂，后果是造成晶振內部電路斷路、晶振停振。
在無源晶振的電路應用中，加在晶振兩端的電壓很低，因此無源晶振被燒壞的情況極少。而該類事故卻更多發生在有源晶振的不當應用上，因此需要引起特別關注。
雖然我們對于固定晶振的匹配電路比較熟悉，但是為了達到萬無一失，還是要看參考手冊確定電容大小，是否需要匹配電阻等細節。
b、有源晶振
具有更好的更準確的時鐘信號，但是相比之下，比無緣晶振價格高，因此這也是在硬件電路設計中需要關注的成本。
雖然我們對于固定晶振的匹配電路比較熟悉，但是為了達到萬無一失，還是要看參考手冊確定電容大小，是否需要匹配電阻等細節。
有源晶振具有更好的更準確的時鐘信號，但是相比之下，比無緣晶振價格高，因此這也是在硬件電路設計中需要關注的成本。在做電路板設計時需要注意晶振走線盡量靠近芯片，關鍵信號遠離時鐘走線。
在條件允許的情況下增加接地保護環。
4.3.13 變壓器和繼電器等會輻射能量的器件要遠離放大器、單片機、晶振、復位電路等容易受干擾的器件和電路,以免影響到工作時的可靠性。
4.3.14 對于QFP 封裝的IC(需要使用波峰焊接工藝),必須45 度擺放,并且加上出錫焊盤。
數字電路的所有工作都離不開時鐘，晶振的好壞，晶振電路設計的好壞，會影響到整個系統的穩定性。所以更多的了解晶振，選擇好系統使用的晶振，對數字電路來說是決定成敗的第一步。
我們目前常說的晶振都是石英晶體振蕩器或者石英晶體諧振器的簡稱。他們都是利用石英晶體的壓電效應制作而成。在石英晶體的兩個電極上施加電場會使晶體產生機械變形，反之，如果在晶體兩側施加機械壓力就會在晶體上產生電場。
常見晶振
插腳類晶振
貼片類晶振
晶振特性：
有源晶振無源晶振的常見電路
晶振與CPU相連：CPU需要復雜的時序電路完成不同的指令功能。一般時鐘信號可以由兩種信號產生：一種是內部方式，利用芯片內部的振蕩電路，產生時鐘信號；另一種為外部方式，時鐘信號由外部引入，時鐘晶振就是芯片的外部時鐘信號源。
EMC設計標準電路
029
有源晶振EMC設計標準電路
030
以太網EMC(EMI)設計標準電路
因此，有人異想天開，如果能將晶振電路封裝到IC芯片(如時鐘芯片)內部將是多么完美，就如同有源晶振在無源晶振的基礎內置振動芯片，就無需外部的電容電阻等元器件了。
但實際出于各種原因，晶振并沒有內置到IC芯片中。
7、智能控制設備的晶振及數字電路電磁騷擾：騷擾源主頻幾十kHz到幾十MHz，高次諧波可延伸到數百MHz。
8、微波設備的微波泄漏：騷擾源主頻數GHz。
9、電磁感應加熱設備的電磁騷擾發射：騷擾源主頻幾十kHz，高次諧波可延伸到數十MHz。
10電視電聲接收設備的高頻調諧回路的本振及其諧波：騷擾源主頻數十MHz到數百MHz，高次諧波可延伸到數GHz。
