3nm工藝的案例
跳票三年 三星3nm GAA工藝2024年才能量產(chǎn)：大戰(zhàn)臺(tái)積電2nm
日前三星聯(lián)合Synopsys宣布3nm GAA工藝已經(jīng)流片成功，這是全球首個(gè)GAA晶體管工藝流片，意義重大。
然而三星并沒(méi)有透露3nm GAA工藝何時(shí)量產(chǎn)，這是最關(guān)鍵的部分。日前有分析師援引高通高管之前的一個(gè)表態(tài)，認(rèn)為2023年才會(huì)有3nm GAA工藝的芯片問(wèn)世，但更現(xiàn)實(shí)的時(shí)間點(diǎn)是2024年，也是說(shuō)要到3年后才能量產(chǎn)。
三星早在2019年公布3nm GAA工藝的PDK規(guī)范時(shí)就表示，預(yù)計(jì)3nm GAA工藝會(huì)在2020年底試產(chǎn)，2021年量產(chǎn) —— 現(xiàn)在來(lái)看，三星太樂(lè)觀了，3nm GAA工藝跳票了三年時(shí)間。
往好的方面看，3nm工藝用上GAA晶體管技術(shù)之后，變化還是值得期待的，與5nm制造工藝相比，3nm GAA技術(shù)的邏輯面積效率提高了35%以上，功耗降低了50%，性能提高了約30%。
展開(kāi) Ansys多物理場(chǎng)解決方案通過(guò)臺(tái)積電3nm工藝技術(shù)認(rèn)證
臺(tái)積電進(jìn)一步深化與Ansys的合作，為新一代應(yīng)用提供高級(jí)電源完整性和電遷移簽核工具
主要亮點(diǎn)
Ansys RedHawk-SC通過(guò)臺(tái)積電3nm高級(jí)工藝技術(shù)認(rèn)證
Ansys綜合全面的電源、熱和可靠性分析解決方案能幫助雙方客戶滿足在人工智能/機(jī)器學(xué)習(xí)（AI/ML）、5G、高性能計(jì)算（HPC）、網(wǎng)絡(luò)和自動(dòng)駕駛汽車應(yīng)用等領(lǐng)域創(chuàng)新的關(guān)鍵需求
Ansys憑借其先進(jìn)的多物理場(chǎng)簽核解決方案成功通過(guò)臺(tái)積電最高級(jí)的3nm工藝技術(shù)認(rèn)證。這有助于滿足雙方客戶在全球最大規(guī)模人工智能/機(jī)器學(xué)習(xí)（AI/ML）、5G、HPC、網(wǎng)絡(luò)和自動(dòng)駕駛汽車芯片應(yīng)用時(shí)對(duì)關(guān)鍵電源、熱和可靠性的要求。
實(shí)現(xiàn)3nm工藝技術(shù)的電源完整性和電遷移（EM）可靠性仍然是一項(xiàng)極具挑戰(zhàn)性的簽核難題。傳統(tǒng)的離散EM和壓降方法已經(jīng)無(wú)法滿足3nm工藝的簽核要求，因?yàn)?em>3nm工藝集成了數(shù)十億個(gè)晶體管，且在單個(gè)晶圓裸片上提供強(qiáng)大的功率和性能，這要求3nm工藝技術(shù)需要一個(gè)綜合全面的電源完整性、熱完整性和可靠性分析平臺(tái)，如Ansys提供的Ansys RedHawk-SC和Ansys? Totem?。
臺(tái)積電N3工藝對(duì)RedHawk-SC的認(rèn)證包括電網(wǎng)提取、電源完整性和可靠性、信號(hào)EM、自加熱的熱可靠性分析、熱感知EM和統(tǒng)計(jì)EM預(yù)算。Redhawk-SC通過(guò)利用其底層Ansys? SeaScape? 基礎(chǔ)架構(gòu)的彈性計(jì)算、大數(shù)據(jù)分析和高容量來(lái)分析龐大的3nm網(wǎng)絡(luò)設(shè)計(jì)。同樣，Totem也通過(guò)了晶體管級(jí)定制設(shè)計(jì)的認(rèn)證。
臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)管理事業(yè)部高級(jí)總監(jiān)Suk Lee表示：“我們對(duì)近期與Ansys合作的結(jié)果感到非常滿意。
展開(kāi) 臺(tái)積電3nm制程工藝量產(chǎn)將推遲 最多推遲4個(gè)月
據(jù)國(guó)外媒體報(bào)道，5nm制程工藝量產(chǎn)已超過(guò)1年的臺(tái)積電，正在全力推進(jìn)3nm工藝的量產(chǎn)事宜，他們的3nm工藝計(jì)劃在今年風(fēng)險(xiǎn)試產(chǎn)，明年下半年正式量產(chǎn)。
但外媒最新的報(bào)道顯示，臺(tái)積電3nm制程工藝的量產(chǎn)時(shí)間將推遲，最多推遲4個(gè)月。外媒在報(bào)道中還提到，臺(tái)積電方面也已經(jīng)確認(rèn)，他們這一制程工藝的量產(chǎn)時(shí)間將推遲。
“
在近幾個(gè)季度的財(cái)報(bào)分析師電話會(huì)議上，臺(tái)積電CEO魏哲家均透露他們的3nm工藝進(jìn)展良好。如果量產(chǎn)時(shí)間推遲，臺(tái)積電的3nm制程工藝，可能就無(wú)法按計(jì)劃在明年下半年量產(chǎn)。
”
臺(tái)積電和三星電子目前均在推進(jìn)3nm工藝的量產(chǎn)事宜，兩大芯片代工商對(duì)這一制程工藝都非常重視。今年6月底，就有外媒在報(bào)道中稱，三星電子寄予厚望的3nm芯片制程工藝，已經(jīng)順利流片。
但從外媒的報(bào)道來(lái)看，三星電子的3nm工藝，也遇到了難題。研究機(jī)構(gòu)預(yù)計(jì)采用全環(huán)繞柵極晶體管（GAA）技術(shù)的三星3nm制程工藝，不太可能在2023年之前量產(chǎn)。產(chǎn)業(yè)鏈方面的人士也透露，采用全環(huán)繞柵極晶體管（GAA）技術(shù)的三星3nm制程工藝，在研發(fā)方面仍有挑戰(zhàn)，還有關(guān)鍵技術(shù)問(wèn)題尚未解決。
展開(kāi) 3nm工藝問(wèn)世之前，那些仍在演進(jìn)中的7nm和5nm
值得一提的是，4LPE這一代工藝演進(jìn)多出了4LPP。三星表示4LPP相比4LPE會(huì)實(shí)現(xiàn)5%的性能提升和10%的功耗降低;并宣稱是“GAA之前，實(shí)現(xiàn)最佳PPA的第5代EUV節(jié)點(diǎn)”。
臺(tái)積電N4工藝原則上還是屬于N5工藝的同代演進(jìn)，和N5、N5P、N5HPC都屬于一個(gè)家族，也是以更好的PPA實(shí)現(xiàn)與N5設(shè)計(jì)規(guī)則的兼容和設(shè)計(jì)的平滑遷移。
有關(guān)臺(tái)積電N4的公開(kāi)信息也不多，通過(guò)BOEL的加強(qiáng)實(shí)現(xiàn)功耗、性能表現(xiàn)的加強(qiáng);并藉由所謂的optical shrink來(lái)實(shí)現(xiàn)6%的die尺寸縮減——這個(gè)表達(dá)其實(shí)也挺模糊的;使用和N5一樣的設(shè)計(jì)規(guī)則、設(shè)計(jì)基礎(chǔ)設(shè)施、SPICE仿真程序以及IP。
N4也會(huì)用到更多的EUV層，減少所需的mask掩膜數(shù)量、工藝步驟和成本。N4雖然不是什么大版本迭代，但據(jù)說(shuō)對(duì)臺(tái)積電而言也會(huì)是未來(lái)主流SoC的重要制造工藝。臺(tái)積電計(jì)劃N4在第三季度實(shí)現(xiàn)風(fēng)險(xiǎn)生產(chǎn)，達(dá)成HVM會(huì)在今年末或明年初。
通往未來(lái)的3nm
3nm不是本文要談的重點(diǎn)，不過(guò)就像之前說(shuō)的，3nm對(duì)于三星而言是個(gè)躍進(jìn)的重點(diǎn)。因?yàn)槿窃?em>3nm節(jié)點(diǎn)上就要開(kāi)始用GAA晶體管結(jié)構(gòu)了，就像當(dāng)年7LPP早于N7開(kāi)始用EUV一樣。三星實(shí)際要在3nm上應(yīng)用的是名為MBCFET的納米片方案。
三星此前宣稱明年其3nm工藝就能進(jìn)入大規(guī)模量產(chǎn)，不過(guò)另外三星還在IEDM上更新了一組數(shù)字，即其3nm工藝實(shí)現(xiàn)了相比7nm工藝10-15%的速度提升和25-30%的功耗降低。注意對(duì)比的是7nm工藝。以這個(gè)數(shù)字來(lái)推算，可能最早的3nm GAA在表現(xiàn)上并不會(huì)太出色——迭代工藝弱于上代+++工藝原本是Intel的傳統(tǒng)。
展開(kāi) 
三星正推進(jìn)3nm工藝二季度量產(chǎn) 若實(shí)現(xiàn)將先于臺(tái)積電量產(chǎn)
據(jù)國(guó)外媒體報(bào)道，在7nm和5nm制程工藝的量產(chǎn)時(shí)間上基本能跟上臺(tái)積電節(jié)奏的三星電子，在更先進(jìn)的3nm制程工藝上有望先于臺(tái)積電量產(chǎn)，有報(bào)道稱他們正推進(jìn)在二季度量產(chǎn)。
三星電子在二季度的展望中提到，他們的技術(shù)領(lǐng)先將通過(guò)首個(gè)大規(guī)模量產(chǎn)的全環(huán)繞柵極晶體管3nm工藝進(jìn)一步加強(qiáng)，他們也將擴(kuò)大供應(yīng)，確保獲得全球客戶新的訂單，包括美國(guó)和歐洲客戶的訂單。
外媒的報(bào)道顯示，三星電子方面已經(jīng)宣布，他們?cè)缙?em>3nm級(jí)柵極全能（3GAE）工藝將在二季度量產(chǎn)。三星電子宣布的這一消息，也就意味著業(yè)界首個(gè)3nm制程工藝即將量產(chǎn)，將是首個(gè)采用全環(huán)繞柵極晶體管（GAA）的制程工藝。
三星通過(guò)世界上首次大規(guī)模的GAA 3nm工藝，加強(qiáng)其技術(shù)領(lǐng)導(dǎo)地位。三星代工的3GAE工藝技術(shù)是該公司第一個(gè)使用GAA晶體管的工藝，三星官方稱之為多橋通道場(chǎng)效應(yīng)晶體管（MBCFETs）。
三星大約在三年前正式推出了其3GAE和3GAP節(jié)點(diǎn)。當(dāng)該公司描述其使用3GAE技術(shù)生產(chǎn)256Mb GAAFET SRAM芯片時(shí)，它提出了一系列的要求。三星表示，該工藝將使性能提高30%，功耗降低50%，晶體管密度提高80%。不過(guò)，對(duì)三星來(lái)說(shuō)，性能和功耗的實(shí)際組合將如何發(fā)揮，還有待觀察。
從理論上講，與目前使用的FinFET相比，GAAFET有許多優(yōu)勢(shì)。在GAA晶體管中，通道是水平的，被柵極所包圍。
展開(kāi) AMD為何對(duì)三星3nm工藝心動(dòng)？
在今年更早之前，三星就已宣布，未來(lái)十年將投資1515億美元用于晶圓廠的建設(shè)，以及會(huì)在2022年上半年量產(chǎn)3nm GAA制程，第二代3nm工藝將會(huì)在2023年量產(chǎn)。
近期三星還敲定了傳言已久的美國(guó)新晶圓廠計(jì)劃，該項(xiàng)目的地點(diǎn)鎖定在了德克薩斯州泰勒市，距離三星另外一間位于奧斯汀的晶圓廠約25公里的位置。新晶圓廠占地超過(guò)500萬(wàn)平方米，預(yù)計(jì)總投資170億美元，將會(huì)在2022年上半年動(dòng)工，目標(biāo)在2024年下半年投入運(yùn)營(yíng)。作為僅次于臺(tái)積電（TSMC）的世界第二大晶圓代工廠，三星這一系列的動(dòng)作都傳達(dá)了無(wú)論在技術(shù)還是產(chǎn)能上追趕行業(yè)領(lǐng)頭羊的決心。
DigiTimes表示，三星看似強(qiáng)勁的出擊其實(shí)暗藏危機(jī)，在海外興建晶圓廠也是拓展客源的無(wú)奈之舉。目前三星的先進(jìn)工藝研發(fā)面臨技術(shù)和良品率不確定的風(fēng)險(xiǎn)，雖然搶下了高通和英偉達(dá)的大訂單，加上自己大批量的Exynos系列芯片，但相比臺(tái)積電，客戶依然有限，很可能在未來(lái)數(shù)年內(nèi)都無(wú)法收回成本。目前半導(dǎo)體供應(yīng)鏈很大部分受制于日本，但過(guò)去幾年日韓關(guān)系并不好，原材料供應(yīng)受到一定程度的制約。三星想要盡可能盈利，可能只能想方設(shè)法通過(guò)各種途徑謀求補(bǔ)貼，同時(shí)近一切辦法開(kāi)拓新客源。
當(dāng)半導(dǎo)體工藝邁入7nm門檻之后，依賴極紫外光刻（EUV）設(shè)備的生產(chǎn)線成本非常高，臺(tái)積電近幾年的資本投入已相當(dāng)大，接下來(lái)要面臨設(shè)備折舊的成本分?jǐn)倝毫ΑＪ聦?shí)上，有需求和資金使用7nm或以下的芯片設(shè)計(jì)企業(yè)并不算多，客源是有限的。加上臺(tái)積電已占先機(jī)，在采用先進(jìn)工藝的晶圓代工市場(chǎng)占據(jù)了絕對(duì)的市場(chǎng)份額，三星作為后來(lái)者所遇到的苦難將超乎想象，如何搶占僅有的客源成了一個(gè)巨大的難題。
自三星宣布了3nm工藝的計(jì)劃表后，市場(chǎng)不斷傳出高通和AMD愿意冒險(xiǎn)導(dǎo)入。
展開(kāi) 2022晶圓代工產(chǎn)業(yè)展望：產(chǎn)能仍將吃緊，3nm工藝爭(zhēng)奪成新看點(diǎn)
此外，雖然部分40/28nm制程零部件可稍獲舒緩，但8英寸生產(chǎn)線主導(dǎo)的0.1微米級(jí)工藝和12英寸生產(chǎn)線的1Xnm工藝，增產(chǎn)幅度有限，屆時(shí)產(chǎn)能仍有可能不能滿足需求。
整體來(lái)說(shuō)，2022年晶圓代工產(chǎn)能將仍然處于略為緊張的市況，雖部分零部件可望紓解，但長(zhǎng)短料問(wèn)題仍將持續(xù)沖擊部分終端產(chǎn)品。
3nm工藝爭(zhēng)奪成新看點(diǎn)
先進(jìn)工藝產(chǎn)能依然是2022年晶圓代工業(yè)競(jìng)爭(zhēng)的重點(diǎn)。來(lái)自5G、云計(jì)算、大數(shù)據(jù)相關(guān)應(yīng)用的帶動(dòng)，未來(lái)幾年對(duì)高性能計(jì)算、低功耗的需求不斷增加，將更需要先進(jìn)工藝的支持。近日，臺(tái)積電3nm工藝試產(chǎn)提前，立即成為英特爾、聯(lián)發(fā)科、AMD、英偉達(dá)、蘋果等奪爭(zhēng)的對(duì)象。此前，臺(tái)積電計(jì)劃今年年底試產(chǎn)3nm，明年下半年量產(chǎn)。與5nm工藝相比，3nm工藝可以將晶體管密度提高70%，提高15%的性能，降低30%的功耗。
三星積極爭(zhēng)奪3nm的先手優(yōu)勢(shì)。三星電子總裁兼代工業(yè)務(wù)負(fù)責(zé)人Siyoung Choi日前在晶圓代工論壇上宣布，三星電子將于2022年上半年開(kāi)始生產(chǎn)首批3nm芯片，第二代3nm芯片預(yù)計(jì)將于2023年開(kāi)始生產(chǎn)。
按照規(guī)劃，三星電子的3nm GAA工藝將采用MBCFET晶體管結(jié)構(gòu)，與5nm工藝相比，其面積減少了35%，性能提高了30%且功耗降低了50%。Siyoung Choi談道：“我們將提高整體產(chǎn)能并引領(lǐng)最先進(jìn)的技術(shù)，同時(shí)進(jìn)一步擴(kuò)大硅片規(guī)模并通過(guò)應(yīng)用繼續(xù)技術(shù)創(chuàng)新?！笔聦?shí)上，此前三星曾經(jīng)計(jì)劃于今年便開(kāi)始量產(chǎn)3nm工藝。但是，轉(zhuǎn)向全新制造技術(shù)的難度很大，使得三星不得不將量產(chǎn)時(shí)推遲。然而，三星推遲后的量產(chǎn)計(jì)劃依然早于臺(tái)積電。
三星與臺(tái)積電在2nm工藝上的競(jìng)爭(zhēng)更加激烈。
展開(kāi) 半導(dǎo)體｜臺(tái)積電 3nm 工藝工廠進(jìn)展順利，將在三季度開(kāi)始風(fēng)險(xiǎn)試產(chǎn)
來(lái)源 ：TechWeb
據(jù)國(guó)外媒體報(bào)道，在 5nm 制程工藝大規(guī)模量產(chǎn)超過(guò) 1 年后，芯片代工商臺(tái)積電更先進(jìn)的 3nm 工藝的量產(chǎn)事宜，也就成了關(guān)注的焦點(diǎn)。外媒最新的報(bào)道顯示，臺(tái)積電將采用 3nm 制程工藝代工芯片的新工廠，建設(shè)進(jìn)展順利，并未受到影響。
外媒在報(bào)道中還提到，臺(tái)積電的 3nm 制程工藝，在三季度就將開(kāi)始風(fēng)險(xiǎn)試產(chǎn)，這符合臺(tái)積電 CEO 魏哲家此前在財(cái)報(bào)分析師電話會(huì)議上透露的量產(chǎn)時(shí)間。在最近幾個(gè)季度的財(cái)報(bào)分析師電話會(huì)議上，魏哲家均透露 3nm 工藝將在今年下半年風(fēng)險(xiǎn)試產(chǎn)。
在最近幾次的財(cái)報(bào)分析師電話會(huì)議上，魏哲家還透露，他們 3nm 制程工藝的研發(fā)，在按計(jì)劃推進(jìn)。同 5nm 工藝相比 ，3nm 工藝將使晶體管的理論密度提升 70%， 性能提升 15%， 能耗降低 30%。
按臺(tái)積電方面的計(jì)劃，他們的 3nm 制程工藝，將在 2022 年大規(guī)模量產(chǎn)。
臺(tái)積電 3nm 芯片工廠的建設(shè)，在 2017 年就已開(kāi)始謀劃，當(dāng)時(shí)創(chuàng)始人張忠謀還未退休。他在當(dāng)年 10 月份的一次采訪中透露，保守估計(jì) ，3nm 工廠的建設(shè)將花費(fèi) 150 億美元，可能達(dá)到 200 億美元。
- END -
推薦閱讀
點(diǎn)擊圖片即可閱讀全文
更多商務(wù)合作，歡迎與小編聯(lián)絡(luò)！
掃碼請(qǐng)備注：姓名+公司+職位
我是CINNO最強(qiáng)小編, 恭候您多時(shí)啦！
CINNO于2012年底創(chuàng)立于上海，是致力于推動(dòng)國(guó)內(nèi)電子信息與科技產(chǎn)業(yè)發(fā)展的國(guó)內(nèi)獨(dú)立第三方專業(yè)產(chǎn)業(yè)咨詢服務(wù)平臺(tái)。
展開(kāi) Ansys多物理場(chǎng)解決方案榮獲三星3nm和4nm工藝技術(shù)認(rèn)證
Ansys與三星Foundry合作為低功耗移動(dòng)和高性能計(jì)算應(yīng)用提供行業(yè)領(lǐng)先的電源完整性和電遷移簽核解決方案
主要亮點(diǎn)
Ansys? Redhawk-SC?和Ansys? Totem?電源完整性平臺(tái)獲得三星最先進(jìn)的3nm和4nm工藝技術(shù)認(rèn)證
經(jīng)三星認(rèn)證的Redhawk-SC和Totem將幫助客戶加快設(shè)計(jì)收斂
Ansys前沿的多物理場(chǎng)簽核解決方案獲得三星Foundry的先進(jìn)3nm和4nm工藝技術(shù)認(rèn)證。這有助于雙方客戶的設(shè)計(jì)滿足高級(jí)人工智能/機(jī)器學(xué)習(xí)、高性能計(jì)算（HPC）、網(wǎng)絡(luò)芯片以及低功耗5G和移動(dòng)應(yīng)用對(duì)關(guān)鍵電源、熱和可靠性的標(biāo)準(zhǔn)。
三星Foundry 3nm和4nm工藝技術(shù)對(duì)Ansys RedHawk-SC的認(rèn)證包括電源網(wǎng)絡(luò)提取、電源完整性和可靠性、信號(hào)電遷移（EM）、自熱的熱可靠性分析、熱感知EM和基于統(tǒng)計(jì)EM預(yù)算。Redhawk-SC通過(guò)利用其底層Ansys? SeaScape?基礎(chǔ)架構(gòu)的彈性計(jì)算、大數(shù)據(jù)分析和高容量來(lái)分析龐大復(fù)雜的3nm電源網(wǎng)絡(luò)設(shè)計(jì)，同樣，Totem也通過(guò)了晶體管級(jí)定制設(shè)計(jì)的認(rèn)證。此外，Redhawk-SC和Totem的預(yù)測(cè)準(zhǔn)確性也已通過(guò)三星Foundry廣泛測(cè)試的認(rèn)證。
Ansys Redhawk-SC分析結(jié)果展示了汽車芯片上數(shù)千個(gè)實(shí)例的電壓下降的嚴(yán)重程度。
展開(kāi) Ansys多物理場(chǎng)解決方案榮獲三星3nm和4nm工藝技術(shù)認(rèn)證
Ansys與三星Foundry合作為低功耗移動(dòng)和高性能計(jì)算應(yīng)用提供行業(yè)領(lǐng)先的電源完整性和電遷移簽核解決方案
主要亮點(diǎn)
Ansys? Redhawk-SC?和Ansys? Totem?電源完整性平臺(tái)獲得三星最先進(jìn)的3nm和4nm工藝技術(shù)認(rèn)證
經(jīng)三星認(rèn)證的Redhawk-SC和Totem將幫助客戶加快設(shè)計(jì)收斂
Ansys前沿的多物理場(chǎng)簽核解決方案獲得三星Foundry的先進(jìn)3nm和4nm工藝技術(shù)認(rèn)證。這有助于雙方客戶的設(shè)計(jì)滿足高級(jí)人工智能/機(jī)器學(xué)習(xí)、高性能計(jì)算（HPC）、網(wǎng)絡(luò)芯片以及低功耗5G和移動(dòng)應(yīng)用對(duì)關(guān)鍵電源、熱和可靠性的標(biāo)準(zhǔn)。
三星Foundry 3nm和4nm工藝技術(shù)對(duì)Ansys RedHawk-SC的認(rèn)證包括電源網(wǎng)絡(luò)提取、電源完整性和可靠性、信號(hào)電遷移（EM）、自熱的熱可靠性分析、熱感知EM和基于統(tǒng)計(jì)EM預(yù)算。Redhawk-SC通過(guò)利用其底層Ansys? SeaScape?基礎(chǔ)架構(gòu)的彈性計(jì)算、大數(shù)據(jù)分析和高容量來(lái)分析龐大復(fù)雜的3nm電源網(wǎng)絡(luò)設(shè)計(jì)，同樣，Totem也通過(guò)了晶體管級(jí)定制設(shè)計(jì)的認(rèn)證。此外，Redhawk-SC和Totem的預(yù)測(cè)準(zhǔn)確性也已通過(guò)三星Foundry廣泛測(cè)試的認(rèn)證。
Ansys Redhawk-SC分析結(jié)果展示了汽車芯片上數(shù)千個(gè)實(shí)例的電壓下降的嚴(yán)重程度。
展開(kāi) 臺(tái)積電三星布局3nm，“極限工藝戰(zhàn)”開(kāi)打
近日，臺(tái)積電3nm工廠正式通過(guò)環(huán)評(píng)，投資約1347億元的3nm項(xiàng)目將于2020年開(kāi)始建廠，預(yù)計(jì)2022年底到2023年初量產(chǎn)。與此同時(shí)，三星晶圓代工業(yè)務(wù)負(fù)責(zé)人在IEDM(國(guó)際電子器件大會(huì))表示，三星以2020年大規(guī)模量產(chǎn)為目標(biāo)，完成了3nm工藝技術(shù)的性能驗(yàn)證。隨著頭部廠商將“戰(zhàn)火”燒到3nm，摩爾定律的后勁兒還有多大?7nm以下節(jié)點(diǎn)有哪些技術(shù)挑戰(zhàn)?面對(duì)臺(tái)積電、三星持續(xù)微縮的工藝制程，晶圓代工廠商該如何應(yīng)對(duì)?
極限工藝面臨實(shí)用化經(jīng)濟(jì)化挑戰(zhàn)
當(dāng)制程微縮到7nm以下，圍繞新工藝、新架構(gòu)的實(shí)用化問(wèn)題日益凸顯。多位專家向記者表示，5nm、3nm技術(shù)的集中在EUV(極紫外光刻)的經(jīng)濟(jì)化，器件結(jié)構(gòu)改進(jìn)，以及GAA(環(huán)繞柵極)等新型架構(gòu)的導(dǎo)入和工藝流程配套。
其中，EUV規(guī)模化的主要瓶頸是能量轉(zhuǎn)化率低。EUV面向傳統(tǒng)工藝的多次曝光問(wèn)題，將重復(fù)2～3次的曝光過(guò)程簡(jiǎn)化為一次完成，起到降低工序、提升產(chǎn)能的作用，一直被視為延續(xù)摩爾定律的關(guān)鍵。但資料顯示，EUV的能量轉(zhuǎn)化率僅為0.02%左右，以200w光源、100片晶圓每小時(shí)的產(chǎn)能需求為例，EUV需要1兆瓦的輸入功率，而ArF沉浸式掃描光刻機(jī)只需要165千瓦。這意味著EUV的實(shí)用化必須克服耗電量和光源工作效率的挑戰(zhàn)。
同時(shí)，GAA等新的晶體管底層結(jié)構(gòu)也引起頭部廠商關(guān)注。相比FinFet結(jié)構(gòu)的溝道三面被柵極包圍，GAA溝道的四個(gè)面或全周被柵極包圍，增強(qiáng)了溝道和靜電控制能力，為尺寸的進(jìn)一步微縮提供可能，目前三星已經(jīng)公布在3nm導(dǎo)入GAA的計(jì)劃，預(yù)計(jì)2021年實(shí)現(xiàn)量產(chǎn)。
芯謀研究總監(jiān)王笑龍向《中國(guó)電子報(bào)》記者指出，F(xiàn)D-SOI(薄膜全耗盡絕緣襯底上的硅)工藝有望在3nm節(jié)點(diǎn)發(fā)力。
展開(kāi) 
臺(tái)積電3nm工藝細(xì)節(jié)分享
圖 6. 3nm FinFlexcell性能與 5nm cell的對(duì)比。
本文中的繪圖是 15 級(jí)金屬堆疊在大約 550 歐姆時(shí)的通孔電阻分布。在目前的工藝中，功率通過(guò)金屬堆疊的頂部進(jìn)入，必須通過(guò)通孔鏈向下傳輸?shù)皆O(shè)備，550 歐姆的電源線電阻很大。這就是英特爾、三星和臺(tái)積電都宣布為其 2 納米級(jí)工藝提供背面供電的原因。隨著晶圓的極度減薄，從背面引入電源的通孔應(yīng)能使通孔電阻提高 10 倍以上。
比較
作為讀者，您可能會(huì)有一個(gè)問(wèn)題，即此工藝與三星的 3nm 工藝相比如何。臺(tái)積電仍在使用 FinFET，而三星已過(guò)渡到 GAA——他們稱之為多橋 HNS。
根據(jù)我們的計(jì)算，在 5nm 節(jié)點(diǎn)，臺(tái)積電最密集的邏輯單元是三星最密集邏輯單元密度的 1.30 倍。如果您查看圖 6 中的 TSMC 密度值，在 5nm 中，2-2 鰭式單元的密度比 2-2 單元高 1.39 倍，而 2-1 單元的密度提高了 1.56 倍。三星有兩個(gè)版本的 3nm，SF3E（3GAE）版本比 5nm 密度高 1.19 倍，SF3（3GAP）版本比 5nm 密度高 1.35 倍，進(jìn)一步落后于臺(tái)積電行業(yè)領(lǐng)先的密度。我也相信臺(tái)積電在 3nm 上有更好的性能和更好的功率，盡管三星已經(jīng)縮小了功率差距可能是由于 HNS 工藝。
展開(kāi) 三星：明年推5nm工藝，3nm GAA將在2020年面世
日前，三星召開(kāi)2018 晶圓代工技術(shù)論壇，三星在席間不僅揭露了手上的7 納米投片進(jìn)度，并且還揭露了3 納米制程技術(shù)的藍(lán)圖，嶄露搶灘未來(lái)高效運(yùn)算(high-performance computing) 和物聯(lián)網(wǎng)市場(chǎng)的野心。
如下圖三星釋出的制程藍(lán)圖所示，省先針對(duì)7 納米部分，三星晶圓代工部門總裁ES Jung 表示，三星的七納米是全球首個(gè)導(dǎo)入極紫外光(EUV) 微影光刻技術(shù)的晶圓代工廠，這與過(guò)去傳統(tǒng)的ArF 浸沒(méi)式光刻大不相同，該制程已在2018 年上線投產(chǎn)。
三星揭露2018 - 2020 年之制程技術(shù)發(fā)展藍(lán)圖
而2019 年該公司將進(jìn)一步推出優(yōu)化7 納米的優(yōu)化版，即5 納米和4 納米制程；但是最受全場(chǎng)矚目的，則是三星揭露2020 年3 納米制程將首度導(dǎo)入環(huán)繞式閘極(GAA) 電晶體，此前比利時(shí)微電子研究中心即曾發(fā)表研究報(bào)告認(rèn)為，環(huán)繞式閘極(GAA) 電晶體將是未來(lái)最有可能突破7 納米技術(shù)以下FinFET 工藝之候選人。
下一代晶體管架構(gòu)
Gate-All-Around就是環(huán)繞柵極，相比于現(xiàn)在的FinFET Tri-Gate三柵極設(shè)計(jì)，將重新設(shè)計(jì)晶體管底層結(jié)構(gòu)，克服當(dāng)前技術(shù)的物理、性能極限，增強(qiáng)柵極控制，性能大大提升。自二十一世紀(jì)初以來(lái)，三星和其他公司一直在開(kāi)發(fā)GAA技術(shù)。 GAA晶體管是場(chǎng)效應(yīng)晶體管（FET），在通道的所有四個(gè)側(cè)面都有一個(gè)柵極，用于克服FinFET的物理縮放比例和性能限制，包括電源電壓。
三星公司市場(chǎng)副總裁Ryan Sanghyun Lee表示，自2002年以來(lái)，三星專有的GAA技術(shù)被稱為多通道FET（MBCFET）。據(jù)該公司介紹，MCBFET使用納米片器件來(lái)增強(qiáng)柵極控制，顯著提高晶體管的性能。
展開(kāi) 臺(tái)積電超越3nm的細(xì)節(jié)：自動(dòng)對(duì)準(zhǔn)通孔工藝
為確保額外的 DoD 工藝步驟不會(huì)對(duì)現(xiàn)有 Mx 金屬的特性產(chǎn)生不利影響，臺(tái)積電共享了有和沒(méi)有 DoD 工藝的金屬線的評(píng)估數(shù)據(jù)。下圖顯示對(duì)金屬線電阻或 TDDB/電遷移可靠性沒(méi)有影響。
04
總結(jié)
3nm 節(jié)點(diǎn)以下的持續(xù)互連縮放將需要獨(dú)特的工藝開(kāi)發(fā)研究，以在存在（高達(dá) 4nm）重疊錯(cuò)誤的情況下保持電氣和可靠性規(guī)范。對(duì)低K層間電介質(zhì)的需求是給定的——然而，這些材料中的通孔蝕刻并不是特別耐受EPE。
臺(tái)積電已經(jīng)展示了一種潛在的“自對(duì)準(zhǔn)通孔”工藝流程，其中包含額外的 DoD 材料。DoD 的蝕刻速率差異導(dǎo)致了更強(qiáng)大的通孔到相鄰金屬的可靠性。該工藝流程采用兩個(gè)獨(dú)特的步驟——金屬表面阻擋材料的 SAM 和電介質(zhì)上電介質(zhì)的選擇性 ALD。
希望選擇性 ALD 流程將很快從研發(fā)過(guò)渡到生產(chǎn)制造——這種化學(xué)物質(zhì)對(duì)先進(jìn)節(jié)點(diǎn)縮放的潛在影響是巨大的。
展開(kāi) 臺(tái)積電進(jìn)一步深化與Ansys的合作，為新一代應(yīng)用提供高級(jí)電源完整性和電遷移簽核工具
主要亮點(diǎn)
Ansys RedHawk-SC通過(guò)臺(tái)積電3nm高級(jí)工藝技術(shù)認(rèn)證
Ansys綜合全面的電源、熱和可靠性分析解決方案能幫助雙方客戶滿足在人工智能/機(jī)器學(xué)習(xí)（AI/ML）、5G、高性能計(jì)算（HPC）、網(wǎng)絡(luò)和自動(dòng)駕駛汽車應(yīng)用等領(lǐng)域創(chuàng)新的關(guān)鍵需求
Ansys憑借其先進(jìn)的多物理場(chǎng)簽核解決方案成功通過(guò)臺(tái)積電最高級(jí)的3nm工藝技術(shù)認(rèn)證。這有助于滿足雙方客戶在全球最大規(guī)模人工智能/機(jī)器學(xué)習(xí)（AI/ML）、5G、HPC、網(wǎng)絡(luò)和自動(dòng)駕駛汽車芯片應(yīng)用時(shí)對(duì)關(guān)鍵電源、熱和可靠性的要求。
實(shí)現(xiàn)3nm工藝技術(shù)的電源完整性和電遷移（EM）可靠性仍然是一項(xiàng)極具挑戰(zhàn)性的簽核難題。傳統(tǒng)的離散EM和壓降方法已經(jīng)無(wú)法滿足3nm工藝的簽核要求，因?yàn)?em>3nm工藝集成了數(shù)十億個(gè)晶體管，且在單個(gè)晶圓裸片上提供強(qiáng)大的功率和性能，這要求3nm工藝技術(shù)需要一個(gè)綜合全面的電源完整性、熱完整性和可靠性分析平臺(tái)，如Ansys提供的Ansys RedHawk-SC和Ansys? Totem?。
臺(tái)積電N3工藝對(duì)RedHawk-SC的認(rèn)證包括電網(wǎng)提取、電源完整性和可靠性、信號(hào)EM、自加熱的熱可靠性分析、熱感知EM和統(tǒng)計(jì)EM預(yù)算。Redhawk-SC通過(guò)利用其底層Ansys? SeaScape? 基礎(chǔ)架構(gòu)的彈性計(jì)算、大數(shù)據(jù)分析和高容量來(lái)分析龐大的3nm網(wǎng)絡(luò)設(shè)計(jì)。同樣，Totem也通過(guò)了晶體管級(jí)定制設(shè)計(jì)的認(rèn)證。
臺(tái)積電設(shè)計(jì)基礎(chǔ)架構(gòu)管理事業(yè)部高級(jí)總監(jiān)Suk Lee表示：“我們對(duì)近期與Ansys合作的結(jié)果感到非常滿意。Ansys為臺(tái)積電最高級(jí)的3nm工藝技術(shù)提供了多物理場(chǎng)設(shè)計(jì)解決方案，這幫助我們雙方客戶應(yīng)對(duì)設(shè)計(jì)難題和技術(shù)挑戰(zhàn)。
展開(kāi) 