芯片仿真的案例
聯(lián)合仿真實(shí)現(xiàn)芯片熱仿真分析流程迭代優(yōu)化應(yīng)用
本文以芯片熱仿真分析為例，介紹改進(jìn)Taguchi優(yōu)化算法在實(shí)際工程中的成功應(yīng)用。通過(guò)對(duì)Taguchi優(yōu)化算法的改進(jìn)，引入新解的鄰域隨機(jī)生成機(jī)制和充分的內(nèi)循環(huán)搜索機(jī)制，將概率隨機(jī)策略引入到Taguchi優(yōu)化算法中，較高程度避免陷入局部最優(yōu)，從而高效的獲得全局最優(yōu)解。
一
幾何建模
首先為PCB板上三個(gè)芯片中施加發(fā)熱功率載荷，在PCB板底部和芯片周圍施加換熱邊界條件。計(jì)算三個(gè)芯片在正常工作下，整個(gè)結(jié)構(gòu)及PCB板的最高溫度。
二
優(yōu)化流程
然后為6個(gè)發(fā)熱芯片布置位置參數(shù)，生成設(shè)計(jì)模型，然后施加載荷進(jìn)行熱仿真分析計(jì)算，得到結(jié)構(gòu)最高溫度，進(jìn)而進(jìn)行最優(yōu)方案判斷，輸出最優(yōu)設(shè)計(jì)。
展開(kāi) 芯片封裝熱仿真詳解
本文來(lái)給大家講一講封裝級(jí)熱仿真的方法以及需要注意的問(wèn)題。芯片封裝熱仿真之所以重要，主要有以下兩個(gè)原因。
首先，在一個(gè)大外形、大功率芯片（例如片上系統(tǒng) SoC）設(shè)計(jì)中，如果不考慮散熱問(wèn)題，則很可能在以后會(huì)出現(xiàn)問(wèn)題，導(dǎo)致其無(wú)論從成本、尺寸、重量還是性能方面來(lái)看，均不能稱為理想的封裝解決方案。
其次，雖然在以往的IC設(shè)計(jì)中都已考慮到芯片溫度要均勻，但是在許多情況下，這已不再是一個(gè)有效的假設(shè)了。電流泄漏導(dǎo)致的發(fā)熱使功率耗散不均勻，加上使用更薄的芯片（現(xiàn)在已小于 50μm），更是降低了芯片自身的熱擴(kuò)散能力。這兩種原因使得芯片上溫度變化更大。
設(shè)計(jì)三維疊層集成電路等多晶粒芯片時(shí)，芯片封裝熱仿真設(shè)計(jì)就顯得必不可少。熱傳遞是高度的三維現(xiàn)象，封裝溫度的分布會(huì)影響芯片上的溫度分布。
本文以SOP封裝為例，介紹使用Flotherm對(duì)芯片封裝進(jìn)行熱仿真分析及優(yōu)化的流程。仿真目標(biāo)是確定保證芯片結(jié)溫低于150℃且熱量能夠正常耗散的最大功耗值。SOP封裝的尺寸如下圖所示。
SOP封裝在PCB板上的安裝形式及測(cè)溫點(diǎn)的位置如下圖所示。分別對(duì)沒(méi)有散熱器和有散熱器兩種情況進(jìn)行仿真，在有散熱器的情況下在PCB板和散熱器基板之間有導(dǎo)熱膠進(jìn)行連接。
仿真使用的PCB板為59x61mm的6層板，假設(shè)每層的覆銅率在每層內(nèi)分布是均勻的。基于該假設(shè)，根據(jù)每層的覆銅率計(jì)算該層的熱傳導(dǎo)系數(shù)，如下表。
首先，對(duì)沒(méi)有安裝散熱器的情況進(jìn)行仿真，封裝安裝在板的主面，copper slug焊接在板子上，環(huán)境溫度為85℃。下圖為仿真結(jié)果。仿真熱耗為2w，die attach的熱導(dǎo)率為1.6W/mK。如果把die attach換成導(dǎo)熱性能更好的材料（熱導(dǎo)率為50W/Mk），結(jié)殼熱阻值會(huì)有明顯的降低，由6.61℃/W降低到1.12℃/W。
展開(kāi) 2.5D/3D芯片-封裝-系統(tǒng)協(xié)同仿真技術(shù)研究
EDA仿真工具的不斷發(fā)展，通過(guò)基于芯片模型的CPS協(xié)同多物理場(chǎng)耦合仿真技術(shù)，能夠讓設(shè)計(jì)者更加高效的應(yīng)對(duì)這些挑戰(zhàn)，也是目前主流的仿真手段，在本文介紹的流程中，通過(guò)CPM/CSM/CTM等芯片模型的使用，可以在系統(tǒng)仿真時(shí)更加準(zhǔn)確的獲取芯片的特性，使得芯片設(shè)計(jì)與封裝/PCB設(shè)計(jì)更加緊密的結(jié)合在一起，進(jìn)行協(xié)同仿真驗(yàn)證，同時(shí)基于電、熱的雙向耦合等方法，也大大提高了系統(tǒng)仿真的精度。
但從發(fā)展趨勢(shì)看，各EDA廠家的發(fā)展思路和方向仍有一些區(qū)別，在電磁仿真方向上，有的工具引入更多的模型自動(dòng)簡(jiǎn)化功能降低仿真計(jì)算量，有的工具通過(guò)快速算法提高仿真效率，但以上兩種方式都只適合于特定的模型及結(jié)構(gòu)，對(duì)仿真精度要求較高的場(chǎng)景還是需要隨著計(jì)算機(jī)高性能計(jì)算技術(shù)的發(fā)展，不斷提高3D仿真器的效率，能夠?qū)崿F(xiàn)全波3D仿真工具對(duì)Interposer/TSV等結(jié)構(gòu)精細(xì)建模；在多物理場(chǎng)耦合仿真的方向上，電熱耦合/熱應(yīng)力的耦合場(chǎng)景也會(huì)越來(lái)越多，傳統(tǒng)的仿真工具受限于計(jì)算機(jī)資源的限制，無(wú)法處理全芯片/Interposer模型，通過(guò)等效的模型描述芯片的熱特性，進(jìn)行芯片/系統(tǒng)的熱環(huán)境信息交換，可有效提高仿真效率，也是目前主流的工具展方向， EDA工具在未來(lái)也會(huì)不斷提升芯片模型的信息及精度，進(jìn)一步提高熱/結(jié)構(gòu)的仿真精度。
展開(kāi) 【今日16:00直播】Synopsys-Ansys硅光芯片全新仿真方案解析
今日16:00，Ansys官方『Synopsys-Ansys硅光芯片全新仿真方案解析』研討會(huì)將介紹 Lumerical 與 Synopsys OptoCompiler? 的光子集成電路設(shè)計(jì)集成方案。感興趣的下滑預(yù)約學(xué)習(xí)??
時(shí)間：4月28日（星期二），16:00-17:00
內(nèi)容簡(jiǎn)介：
本次 webinar 將會(huì)介紹 Lumerical 與 Synopsys OptoCompiler? 的無(wú)縫集成，以應(yīng)對(duì)光子集成電路設(shè)計(jì)中的復(fù)雜挑戰(zhàn)，通過(guò)我們集成的功能和工作流程，工程師可以無(wú)縫設(shè)計(jì)單個(gè)光子元件，模擬光子集成電路，創(chuàng)建和實(shí)現(xiàn)版圖，并使用專業(yè)的 Synopsys 工具進(jìn)行電光協(xié)同仿真，最大限度地減少使用多工具的開(kāi)銷。
講師：
蘇東榆 | 新思科技 資深光子技術(shù)解決方案工程師
蘇東榆，2010 年與 2012 年分別取得國(guó)立臺(tái)灣大學(xué)物理學(xué)系學(xué)士與碩士學(xué)位。在光學(xué)、光子學(xué)、集成電路與光通訊領(lǐng)域擁有超過(guò)十年的行業(yè)經(jīng)驗(yàn)，專注于光子集成電路（Photonic Integrated Circuits, PICs）的組件層級(jí)設(shè)計(jì)與優(yōu)化、電路層級(jí)仿真、版圖實(shí)作以及實(shí)體驗(yàn)證，并成功協(xié)助客戶于多種代工廠完成數(shù)百次 PIC tape-out。
周錚 | Ansys 光學(xué)應(yīng)用技術(shù)主管
周錚，華中科技大學(xué)和巴黎十一大光電信息工程碩士，于2019年加入Ansys中國(guó)，現(xiàn)為Ansys光學(xué)應(yīng)用工程師，主要負(fù)責(zé)Ansys Lumerical的技術(shù)支持和相關(guān)業(yè)務(wù)開(kāi)發(fā)。
形式：線上
費(fèi)用：免費(fèi)
掃碼立即報(bào)名
(web: https://s.jishulink.com/I1Ev2g)
- -THE END- -
技術(shù)鄰簡(jiǎn)介：
技術(shù)鄰，是一家深耕工科制造業(yè)領(lǐng)域逾二十年的專業(yè)技術(shù)平臺(tái)。
展開(kāi) 
一款專用仿真APP軟件:芯片封裝翹曲云計(jì)算應(yīng)用系統(tǒng)
芯片封裝翹曲云計(jì)算應(yīng)用系統(tǒng)是一款專用的仿真APP系統(tǒng)，該系統(tǒng)規(guī)范了仿真應(yīng)用流程、降低了應(yīng)用難度，對(duì)仿真任務(wù)及數(shù)據(jù)進(jìn)行了有效管理，可以大大提升仿真應(yīng)用效率，實(shí)現(xiàn)仿真計(jì)算的輕客戶端。
芯片封裝結(jié)構(gòu)仿真云計(jì)算系是面向設(shè)計(jì)人員基于Web應(yīng)用的快速計(jì)算系統(tǒng)。該系統(tǒng)構(gòu)建了常用的模型庫(kù)和專用材料數(shù)據(jù)庫(kù)，集成了芯片封裝結(jié)構(gòu)仿真計(jì)算中的快速建模、自動(dòng)網(wǎng)格劃分、邊界條件施加、求解控制以及結(jié)果自動(dòng)提取與報(bào)告輸出的完整過(guò)程，并將所有的應(yīng)用架設(shè)于網(wǎng)絡(luò)環(huán)境，支持多人同時(shí)在線應(yīng)用，對(duì)每個(gè)仿真應(yīng)用及其所產(chǎn)生的數(shù)據(jù)進(jìn)行集中管理。
芯片封裝翹曲云計(jì)算邏輯圖
特色功能
系統(tǒng)基于B/S架構(gòu)，具有芯片封裝模型的快速定義、幾何模型預(yù)覽、計(jì)算條件設(shè)置、計(jì)算任務(wù)提交與審核、任務(wù)后臺(tái)批處理計(jì)算、計(jì)算狀態(tài)監(jiān)控、詳細(xì)報(bào)告生成、郵件自動(dòng)提醒、材料庫(kù)管理、模型庫(kù)管理等功能。
支持兩大類用戶角色
系統(tǒng)提供了面向設(shè)計(jì)人員和仿真管理人員兩大類用戶角色。設(shè)計(jì)人員基于系統(tǒng)提供的向?qū)В瓿上嚓P(guān)建模參數(shù)輸入，材料定義，提交計(jì)算。仿真管理人員完成校核計(jì)算結(jié)果和報(bào)告。
展開(kāi) 如何破解芯片封裝熱仿真技術(shù)“卡脖子”難題？
手機(jī)、電腦、智能家電等智能化設(shè)備都離不開(kāi)芯片，隨著人們對(duì)智能化設(shè)備的功能要求越來(lái)越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發(fā)展，隨之而來(lái)的是越來(lái)越嚴(yán)重的發(fā)熱問(wèn)題。芯片過(guò)熱會(huì)導(dǎo)致其性能下降，壽命縮短，造成不可逆損壞，這已經(jīng)成為制約半導(dǎo)體發(fā)展的主要因素。
芯片在出廠前首先要對(duì)其進(jìn)行封裝，封裝是為了實(shí)現(xiàn)半導(dǎo)體芯片與外界交換信號(hào)并保護(hù)其免受各種外部因素影響。為了確保芯片能夠穩(wěn)定工作并延長(zhǎng)使用壽命，工程師需要在芯片封裝前進(jìn)行熱仿真分析。芯片熱仿真分析能夠在樣品和產(chǎn)品開(kāi)始生產(chǎn)之前發(fā)現(xiàn)熱問(wèn)題，指導(dǎo)設(shè)計(jì)優(yōu)化，以保證芯片工作時(shí)的溫度不超過(guò)其最大結(jié)點(diǎn)溫度，從而減少打樣試錯(cuò)次數(shù)，節(jié)約時(shí)間和成本，縮短研發(fā)周期，提高產(chǎn)品質(zhì)量。
現(xiàn)階段，各類電子設(shè)備普遍采用強(qiáng)制空氣對(duì)流的方式來(lái)冷卻發(fā)熱器件，即通過(guò)在芯片上加裝散熱器將芯片散發(fā)的熱量傳遞到散熱片上，并加裝風(fēng)機(jī)等設(shè)備增強(qiáng)空氣循環(huán)，將散熱器上的熱量帶走。
對(duì)于典型芯片封裝而言，主要的封裝熱阻包括 Die 結(jié)到環(huán)境（Junction-to-Ambient）的熱阻 Rja，結(jié)到殼（Junction-to-Case）的熱阻 Rjc和結(jié)到板（Junction-to-Board）的熱阻 Rjb。其中Rja與器件所處的環(huán)境有關(guān)，且器件規(guī)格書中的規(guī)定值一般為生產(chǎn)商基于標(biāo)準(zhǔn)環(huán)境測(cè)試，而往往實(shí)際應(yīng)用環(huán)境和標(biāo)準(zhǔn)測(cè)試環(huán)境差別較大，Rja很難應(yīng)用于芯片結(jié)溫預(yù)計(jì)，更多的應(yīng)用于定性對(duì)比不同封裝芯片的散熱能力。因此，在實(shí)際應(yīng)用時(shí)，更多的采用結(jié)殼熱阻Rjc和結(jié)板熱阻Rjb評(píng)價(jià)器件的散熱能力，由此便產(chǎn)生了雙熱阻模型。
在建立雙熱阻模型時(shí)一般做如下假設(shè)：
①結(jié)點(diǎn)熱量?jī)H存在兩條散熱途徑：通過(guò)上表面?zhèn)鬟f到空氣中或散熱器上，通過(guò)下表面?zhèn)鬟f到PCB板上；
②上下表面為等溫面，不發(fā)生熱量傳遞；
③結(jié)點(diǎn)熱量不通過(guò)側(cè)面?zhèn)鬟f。
展開(kāi) 如何破解芯片封裝熱仿真技術(shù)“卡脖子”難題？
手機(jī)、電腦、智能家電等智能化設(shè)備都離不開(kāi)芯片，隨著人們對(duì)智能化設(shè)備的功能要求越來(lái)越多樣化，芯片不斷朝著小尺寸、多功能、高密度、高功耗的方向發(fā)展，隨之而來(lái)的是越來(lái)越嚴(yán)重的發(fā)熱問(wèn)題。芯片過(guò)熱會(huì)導(dǎo)致其性能下降，壽命縮短，造成不可逆損壞，這已經(jīng)成為制約半導(dǎo)體發(fā)展的主要因素。
芯片在出廠前首先要對(duì)其進(jìn)行封裝，封裝是為了實(shí)現(xiàn)半導(dǎo)體芯片與外界交換信號(hào)并保護(hù)其免受各種外部因素影響。為了確保芯片能夠穩(wěn)定工作并延長(zhǎng)使用壽命，工程師需要在芯片封裝前進(jìn)行熱仿真分析。芯片熱仿真分析能夠在樣品和產(chǎn)品開(kāi)始生產(chǎn)之前發(fā)現(xiàn)熱問(wèn)題，指導(dǎo)設(shè)計(jì)優(yōu)化，以保證芯片工作時(shí)的溫度不超過(guò)其最大結(jié)點(diǎn)溫度，從而減少打樣試錯(cuò)次數(shù)，節(jié)約時(shí)間和成本，縮短研發(fā)周期，提高產(chǎn)品質(zhì)量。
目前，CAE仿真軟件國(guó)產(chǎn)化率較低。為解決ICT領(lǐng)域“卡脖子”的難題，云道智造基于根技術(shù)平臺(tái)開(kāi)發(fā)了“電子散熱模塊”，率先實(shí)現(xiàn)自主化替代，其對(duì)標(biāo)占據(jù)市場(chǎng)90%份額的兩款國(guó)際商業(yè)軟件，已在國(guó)內(nèi)電子通信龍頭企業(yè)、芯片企業(yè)得到標(biāo)桿性應(yīng)用，并面向相關(guān)行業(yè)領(lǐng)域進(jìn)行推廣。
云道智造“電子散熱模塊”
“電子散熱模塊”是針對(duì)電子元器件、設(shè)備等散熱的專用 熱仿真模塊，內(nèi)置電子產(chǎn)品專用零部件模型庫(kù)，支持用戶通過(guò)“搭積木”的方式快速建立電子產(chǎn)品的
熱分析模型，并利用成熟穩(wěn)定的算法計(jì)算流動(dòng)與傳熱問(wèn)題，對(duì)電子產(chǎn)品進(jìn)行高效的熱可靠性分析。可廣泛應(yīng)用于通信設(shè)備、電子產(chǎn)品、半導(dǎo)體產(chǎn)品與設(shè)備、汽車、航空航天等工業(yè)領(lǐng)域。
產(chǎn)品優(yōu)勢(shì)：
點(diǎn)擊圖片 獲取產(chǎn)品資料
現(xiàn)階段，各類電子設(shè)備普遍采用強(qiáng)制空氣對(duì)流的方式來(lái)冷卻發(fā)熱器件，即通過(guò)在芯片上加裝散熱器將芯片散發(fā)的熱量傳遞到散熱片上，并加裝風(fēng)機(jī)等設(shè)備增強(qiáng)空氣循環(huán)，將散熱器上的熱量帶走。
展開(kāi) 基于HyperMesh二開(kāi)實(shí)現(xiàn)電子元器件網(wǎng)格的自動(dòng)劃分 ￥10
在芯片仿真分析中，PCB板上分布著大量結(jié)構(gòu)相似的元器件模型，如何快速簡(jiǎn)化并劃分這些元器件的網(wǎng)格成為仿真工程師的一大挑戰(zhàn)。本項(xiàng)目來(lái)源于某廠商的芯片仿真實(shí)際案例，主要利用 HyperMesh 提供的Python二次開(kāi)發(fā)腳本，實(shí)現(xiàn)了芯片類元器件的全自動(dòng)網(wǎng)格劃分（六面體網(wǎng)格）。
腳本的主要功能如下：
模型簡(jiǎn)化，主體簡(jiǎn)化為長(zhǎng)方體，引腳保留主要幾何形狀；
網(wǎng)格密度設(shè)置；
網(wǎng)格位置重置；
網(wǎng)格質(zhì)量檢查；
效果如下：
7/21 Ansys射頻芯片（RFIC）電磁場(chǎng)仿真技術(shù)介紹
射頻芯片（RFIC）因其工作頻率高、尺寸精細(xì)、結(jié)構(gòu)復(fù)雜等特點(diǎn)，對(duì)其進(jìn)行電磁場(chǎng)仿真和參數(shù)抽取長(zhǎng)期以來(lái)都是芯片設(shè)計(jì)過(guò)程中的重要挑戰(zhàn)，射頻芯片設(shè)計(jì)師一直在追求能夠?qū)Υ笠?guī)模、高集成度的射頻芯片進(jìn)行更高效更精準(zhǔn)的電磁場(chǎng)仿真解決方案。Ansys最前沿的射頻芯片電磁場(chǎng)仿真技術(shù)可以使仿真無(wú)縫集成到芯片EDA設(shè)計(jì)流程中，綜合設(shè)計(jì)功能幫助設(shè)計(jì)師快速找到多種形式傳輸線、螺旋電感等無(wú)源結(jié)構(gòu)的最佳設(shè)計(jì)，其獨(dú)有的電磁場(chǎng)求解引擎可以針對(duì)芯片特有的3D結(jié)構(gòu)實(shí)現(xiàn)高達(dá)110GHz頻率的高效率高精度參數(shù)抽取，同時(shí)滿足最嚴(yán)苛的容量要求，從而幫助設(shè)計(jì)師在密集走線、電容器陣列和有源器件上對(duì)芯片整體的電磁場(chǎng)性能進(jìn)行仿真，設(shè)計(jì)師也可以選擇使用業(yè)界標(biāo)準(zhǔn)的3D電磁場(chǎng)求解引擎HFSS對(duì)芯片的關(guān)鍵部分進(jìn)行高精度仿真驗(yàn)證。而且Ansys具有強(qiáng)大的Post-LVS RLCK抽取功能，可提供前所未有的容量，使設(shè)計(jì)師分析極其復(fù)雜的版圖，輕松獲得大型數(shù)字總線和敏感RF走線之間的復(fù)雜電磁分布和耦合結(jié)果，在Sign-off階段準(zhǔn)確預(yù)測(cè)芯片內(nèi)潛在的電磁干擾情況。
會(huì)議大綱：
1. RFIC的完整的電磁場(chǎng)仿真重要性
2. Ansys完整電磁場(chǎng)仿真解決方案-HELIC
3. HELIC內(nèi)置四大平臺(tái)介紹與實(shí)例
4.
展開(kāi) Cadence Celsius Studio從芯片到系統(tǒng)熱仿真解決方案【9月25日直播】
??下滑查看直播詳細(xì)內(nèi)容??一鍵報(bào)名~</p><p><strong> 1??直播標(biāo)題：</strong>Cadence Celsius Studio從芯片到系統(tǒng)熱仿真解決方案</p><p><strong> 2??直播時(shí)間：</strong>9月25日 19:30</p><p><strong> 3??講師介紹：</strong>劉霽鑫</p><p>Cadence熱仿真工具資深技術(shù)支持工程師，負(fù)責(zé)Cadence Celsius仿真工具的推廣與技術(shù)支持，為消費(fèi)電子、通訊電子、汽車電子等領(lǐng)域的客戶提供從芯片級(jí)、封裝級(jí)、板級(jí)到系統(tǒng)級(jí)全尺度的熱解決方案，在散熱設(shè)計(jì)領(lǐng)域有多年行業(yè)經(jīng)驗(yàn)與技術(shù)積累。</p><p><strong> 4??直播內(nèi)容：</strong></p><p>Cadence Celsius Studio提供完整的用于電子系統(tǒng)的AI散熱設(shè)計(jì)和分析解決方案，可用于PCB及產(chǎn)品系統(tǒng)的電子散熱設(shè)計(jì)、芯片封裝的熱與熱應(yīng)力分析。</p><p>本次直播主要介紹Celsius Studio的相關(guān)功能模塊，及其典型應(yīng)用場(chǎng)景，包括多物理場(chǎng)分析能力，多尺度分析方法，與其他工具集成實(shí)現(xiàn)設(shè)計(jì)內(nèi)分析，以及AI賦能仿真優(yōu)化。</p><p>針對(duì)當(dāng)前的熱設(shè)計(jì)挑戰(zhàn)，Celsius 還可以協(xié)助設(shè)計(jì)人員迅速識(shí)別熱風(fēng)險(xiǎn)，實(shí)現(xiàn)散熱設(shè)計(jì)優(yōu)化。</p><p class="ql-align-center">??點(diǎn)擊圖片，立即報(bào)名??</p><p class="ql-align-center"><img src="https://mmbiz.qpic.cn/mmbiz_jpg/lR4GOtoy9vIicmZo8xvpjK5fC0gRibd8gx7XwDza5Jn5BhhUWp2RWeosxyboPsAsXZrJVpdHlI1gQGahxfRXHznw/640?
展開(kāi) 仿真案例 | 芯片近場(chǎng)掃描模擬仿真
”
關(guān)鍵詞：HFSS，芯片，近場(chǎng)掃描
01
近場(chǎng)掃描儀
近場(chǎng)掃描儀是一種利用電磁場(chǎng)探頭對(duì)集成電路板、IC芯片等器件或整機(jī)產(chǎn)品電磁場(chǎng)測(cè)繪的工具，通過(guò)逐點(diǎn)測(cè)試可以得到區(qū)域內(nèi)的電場(chǎng)、磁場(chǎng)大小分布圖，可用于分析電磁干擾問(wèn)題；
02
HFSS建模
在HFSS中導(dǎo)入一個(gè)封裝基板文件，選擇其中一組差分走線添加Port；
在靠近基板上方一定距離的位置繪制一個(gè)sheet，用于后面Plot Fields（當(dāng)然，這一步放在仿真結(jié)束后也可以）；
設(shè)置若干個(gè)頻點(diǎn)，并√ 3D Fields Save；
03
電路時(shí)域激勵(lì)
新建Circuit仿真，將HFSS工程添加至電路中，給端口加上更貼近實(shí)際的時(shí)域激勵(lì)波形；
完成Circuit+HFSS聯(lián)合仿真，得到電路時(shí)域仿真結(jié)果；
時(shí)域波形FFT得到的頻譜；
04
近場(chǎng)結(jié)果
在Circuit仿真結(jié)束后，即可將時(shí)域的仿真結(jié)果Push至HFSS工程中；
選中前面繪制的sheet，Create Field Plot；
以下，通過(guò)仿真得到基板上該組差分走線傳輸PRBS信號(hào)時(shí)，在芯片上方附近產(chǎn)生的電場(chǎng)分布圖；
可以看到，由于在Circuit中的激勵(lì)是由BGA向Chip傳輸
展開(kāi) 
仿真案例 | 芯片近場(chǎng)掃描模擬仿真
”
關(guān)鍵詞：HFSS，芯片，近場(chǎng)掃描
01
近場(chǎng)掃描儀
近場(chǎng)掃描儀是一種利用電磁場(chǎng)探頭對(duì)集成電路板、IC芯片等器件或整機(jī)產(chǎn)品電磁場(chǎng)測(cè)繪的工具，通過(guò)逐點(diǎn)測(cè)試可以得到區(qū)域內(nèi)的電場(chǎng)、磁場(chǎng)大小分布圖，可用于分析電磁干擾問(wèn)題；
02
HFSS建模
在HFSS中導(dǎo)入一個(gè)封裝基板文件，選擇其中一組差分走線添加Port；
在靠近基板上方一定距離的位置繪制一個(gè)sheet，用于后面Plot Fields（當(dāng)然，這一步放在仿真結(jié)束后也可以）；
設(shè)置若干個(gè)頻點(diǎn)，并√ 3D Fields Save；
03
電路時(shí)域激勵(lì)
新建Circuit仿真，將HFSS工程添加至電路中，給端口加上更貼近實(shí)際的時(shí)域激勵(lì)波形；
完成Circuit+HFSS聯(lián)合仿真，得到電路時(shí)域仿真結(jié)果；
時(shí)域波形FFT得到的頻譜；
04
近場(chǎng)結(jié)果
在Circuit仿真結(jié)束后，即可將時(shí)域的仿真結(jié)果Push至HFSS工程中；
選中前面繪制的sheet，Create Field Plot；
以下，通過(guò)仿真得到基板上該組差分走線傳輸PRBS信號(hào)時(shí)，在芯片上方附近產(chǎn)生的電場(chǎng)分布圖；
可以看到，由于在Circuit中的激勵(lì)是由BGA向Chip傳輸
展開(kāi) 先進(jìn)芯片、Interposer和封裝設(shè)計(jì)的電磁與電路RLCK提取和仿真
想要了解更多Ansys半導(dǎo)體解決方案，可查看近期『2021 Ansys Innovation大會(huì)』——CPS-芯片封裝系統(tǒng)專題分會(huì)場(chǎng)，>成為Ansys數(shù)字資源中心會(huì)員查看更多精彩內(nèi)容" tab="outerlink" data-linktype="2" style="color: rgb(0, 82, 255); text-decoration: underline;">>>成為Ansys數(shù)字資源中心會(huì)員查看更多精彩內(nèi)容
關(guān)于Ansys CPS 解決方案
Ansys CPS（Chip+Package+System）多物理場(chǎng)仿真方案，包含了Redhawk/HFSS等業(yè)界黃金工具，基于CPM/CSM/CTM等獨(dú)有的芯片模型，通過(guò)協(xié)同仿真考察芯片與PKG/PCB之間的耦合影響，通過(guò)電、熱、結(jié)構(gòu)之間的多物理場(chǎng)耦合仿真使得仿真精度更高，幫助設(shè)計(jì)者優(yōu)化從芯片至系統(tǒng)的SIPI/熱/結(jié)構(gòu)可靠性等設(shè)計(jì)指標(biāo)，此流程已經(jīng)支持多家客戶在先進(jìn)工藝節(jié)點(diǎn)和大規(guī)模的2.5D/3D IC設(shè)計(jì)上成功流片。
展開(kāi) 仿真案例 | 芯片近場(chǎng)掃描模擬仿真
”
關(guān)鍵詞：HFSS，芯片，近場(chǎng)掃描
01
近場(chǎng)掃描儀
近場(chǎng)掃描儀是一種利用電磁場(chǎng)探頭對(duì)集成電路板、IC芯片等器件或整機(jī)產(chǎn)品電磁場(chǎng)測(cè)繪的工具，通過(guò)逐點(diǎn)測(cè)試可以得到區(qū)域內(nèi)的電場(chǎng)、磁場(chǎng)大小分布圖，可用于分析電磁干擾問(wèn)題；
02
HFSS建模
在HFSS中導(dǎo)入一個(gè)封裝基板文件，選擇其中一組差分走線添加Port；
在靠近基板上方一定距離的位置繪制一個(gè)sheet，用于后面Plot Fields（當(dāng)然，這一步放在仿真結(jié)束后也可以）；
設(shè)置若干個(gè)頻點(diǎn)，并√ 3D Fields Save；
03
電路時(shí)域激勵(lì)
新建Circuit仿真，將HFSS工程添加至電路中，給端口加上更貼近實(shí)際的時(shí)域激勵(lì)波形；
完成Circuit+HFSS聯(lián)合仿真，得到電路時(shí)域仿真結(jié)果；
時(shí)域波形FFT得到的頻譜；
04
近場(chǎng)結(jié)果
在Circuit仿真結(jié)束后，即可將時(shí)域的仿真結(jié)果Push至HFSS工程中；
選中前面繪制的sheet，Create Field Plot；
以下，通過(guò)仿真得到基板上該組差分走線傳輸PRBS信號(hào)時(shí)，在芯片上方附近產(chǎn)生的電場(chǎng)分布圖；
可以看到，由于在Circuit中的激勵(lì)是由BGA向Chip傳輸
展開(kāi) 熱仿真在芯片研發(fā)中的作用及熱阻講解—為什么任正非說(shuō)芯片熱分析是尖端技術(shù)？
ANSYS Icepak作為一款優(yōu)異的電子熱仿真軟件，可以對(duì)芯片封裝的各個(gè)尺度進(jìn)行熱流仿真計(jì)算，小到芯片內(nèi)部0.25μm的溝道，大到cm厘米級(jí)別的封裝、芯片，都可以對(duì)其進(jìn)行有效精確的熱流仿真計(jì)算。當(dāng)前，在芯片封裝的CAE熱流計(jì)算中，主要是計(jì)算了芯片封裝放置于JEDEC（美國(guó)聯(lián)合電子設(shè)備工程協(xié)會(huì)）標(biāo)準(zhǔn)機(jī)箱內(nèi)自然冷卻、強(qiáng)迫對(duì)流情況下的熱阻數(shù)值。芯片封裝內(nèi)的銅箔布線和過(guò)孔，是芯片熱流最重要的傳熱路徑，因此在對(duì)芯片進(jìn)行詳細(xì)的熱流計(jì)算時(shí)，務(wù)必導(dǎo)入其布線過(guò)孔信息，以提高熱仿真計(jì)算的精度。
封裝的布線分布及精確的導(dǎo)熱率云圖
芯片封裝熱流計(jì)算常見(jiàn)的幾種熱阻分類如下：
芯片封裝的Rja熱阻，表示芯片的結(jié)點(diǎn)Junction與外界空氣的熱阻，單位為℃/W，一般由芯片制造商提供。Rja熱阻數(shù)值的大小，通常被用來(lái)判斷芯片散熱性能的好壞。下圖表示某個(gè)芯片的Rja熱阻數(shù)值（包括自然冷卻和強(qiáng)迫風(fēng)冷）。
某芯片封裝的Rja數(shù)值
Rja熱阻通常包括兩種，一種為將芯片放置于JEDEC標(biāo)準(zhǔn)的密閉測(cè)試機(jī)箱中，芯片通過(guò)自然冷卻進(jìn)行散熱，即外側(cè)風(fēng)速為0，計(jì)算芯片封裝的Rja；另一種為將芯片放置于JEDEC標(biāo)準(zhǔn)的風(fēng)洞中，通過(guò)外界的強(qiáng)迫風(fēng)冷對(duì)芯片進(jìn)行散熱，需要計(jì)算不同風(fēng)速下的芯片Rja熱阻，其中風(fēng)洞垂直距離h應(yīng)該大于測(cè)試電路板流向長(zhǎng)度L的2倍，即h>2L。
展開(kāi) 