嵌入式硬件設計的案例
嵌入式硬件設計幾點注意事項
嵌入式設計是個龐大的工程，今天就說說硬件電路設計方面的幾個注意事項，首先，咱們了解下嵌入式的硬件構(gòu)架。
我們知道，CPU是整個系統(tǒng)的靈魂，所有的外圍配置都與其相關聯(lián)，這也突出了嵌入式設計的一個特點硬件可剪裁。在做嵌入式硬件設計中，以下幾點需要關注。
1、電源的確定
電源對于嵌入式系統(tǒng)中的作用可以看做是空氣對人體的作用，甚至更重要：人呼吸的空氣中有氧氣、二氧化碳和氮氣等但是含量穩(wěn)定，這就相當于電源系統(tǒng)中各種雜波，我們希望得到純凈和穩(wěn)定符合要求的電源，但由于各種因素制約，只是我們的夢想。這個要關注兩個方面：
a、電壓
嵌入式系統(tǒng)需要各種量級的電源比如常見的5v、3．3v、1.8v等，為盡量減小電源的紋波，在嵌入式系統(tǒng)中使用LDO器件。如果采用DC-DC不僅個頭大，其紋波也是一個很頭疼的問題。
b、電流
嵌入式系統(tǒng)的正常運行不但需要穩(wěn)定足夠的電源，還要有足夠的電流，因此在選擇電源器件的時候需要考慮其負載，一般留有30％的余量。
如果是多層板，電源部分在layout的時候需電源分割，這時需要注意分割路徑，盡量將一定量的電源放置在一起。如果是雙面板，則走線寬度需要注意，在板子允許的情況下盡量加寬。合適的退耦電容盡量靠近電源管腳。
展開 干貨：嵌入式系統(tǒng)設計開發(fā)大全！
但所有的設計人員都可以應用半導體大廠商推出的用第3種方法設計的專用單片系統(tǒng)。
04
嵌入式硬件系統(tǒng)設計
嵌入式設計是個龐大的工程，在軟件方面嵌入式ARM已經(jīng)有了多次介紹，具體可以觀看《
深度：嵌入式系統(tǒng)的軟件架構(gòu)設計！》一文。在硬件電路設計方面，21ic家了解到有幾個注意事項，首先，咱們了解下嵌入式的硬件構(gòu)架。
我們知道，CPU是這個系統(tǒng)的靈魂，所有的外圍配置都與其相關聯(lián)，這也突出了嵌入式設計的一個特點硬件可剪裁。在做嵌入式硬件設計中，以下幾點需要關注。
第一、電源確定
電源對于嵌入式系統(tǒng)中的作用可以看做是空氣對人體的作用，甚至更重要：人呼吸的空氣中有氧氣、二氧化碳和氮氣等但是含量穩(wěn)定，這就相當于電源系統(tǒng)中各種雜波，我們希望得到純凈和穩(wěn)定符合要求的電源，但由于各種因素制約，只是我們的夢想。這個要關注兩個方面：
a、電壓
嵌入式系統(tǒng)需要各種量級的電源比如常見的5v、3.3v、1.8v等，為盡量減小電源的紋波，在嵌入式系統(tǒng)中使用LDO器件。如果采用DCDC不僅個頭大，其紋波也是一個很頭疼的問題。
展開 【北京】年薪30萬誠聘嵌入式軟硬件工程師和體系工程師！
導讀提要：
今天，我們受到北京新科以仁科技發(fā)展有限公司官方委托，向技術鄰平臺用戶發(fā)出嵌入式軟硬件和體系工程師職位，北京新科以仁科技發(fā)展有限公司（以下簡稱新科以仁公司）成立于1999年9月,從事醫(yī)用激光、強脈沖光、射頻的研發(fā)、生產(chǎn)和銷售的高科技公司，同時也是德國卡特醫(yī)用臭氧治療儀在中國的唯一代理并負責售后服務。新科以仁公司下設研發(fā)部、銷售部、生產(chǎn)部、質(zhì)量技術部、綜合部等部門，生產(chǎn)廠房1500平米，辦公面積2000平米，現(xiàn)有員工200人，近年來公司通過技術創(chuàng)新和優(yōu)質(zhì)服務迅速占領國際市場，急切歡迎您的加入！
工作地點：
北京
職位投遞：
關注公眾號，回復“新科以仁”獲取企業(yè)投遞通道
崗位詳情：
崗位一 嵌入式硬件工程師（15-25k/月）
崗位職責：
1、負責醫(yī)療器械硬件開發(fā)和維護；
2、繪制原理圖、PCB板圖，調(diào)試數(shù)字及模擬電路，器件選型等;
3、配合軟件工程師進行調(diào)試；
4、制定并參與產(chǎn)品的調(diào)試、測試流程，嚴格產(chǎn)品質(zhì)量控制；
5、制定、整理并規(guī)范化技術文檔。
任職要求：
1、本科及以上學歷，計算機、信息技術、電子、電氣、自動控制等相關專業(yè)；
2、有兩年以上硬件開發(fā)經(jīng)驗；
3、熟練掌握STM32單片機、數(shù)字電路、模擬電路，能獨立進行硬件系統(tǒng)的開發(fā)；
4、具備RS232、RS485、IIC等總線調(diào)試經(jīng)驗；
5、了解EMC、安規(guī)測試等，熟悉常用芯片選型參數(shù)；
6、有醫(yī)療器械行業(yè)背景優(yōu)先。
崗位二 嵌入式軟件工程師（15-25k/月）
崗位職責：
1、負責醫(yī)療器械嵌入式軟件開發(fā)和維護；
2、配合硬件工程師進行電路設計及調(diào)試；
3、制定并參與產(chǎn)品的調(diào)試、測試流程，嚴格產(chǎn)品質(zhì)量控制；
4、制定、整理并規(guī)范化技術文檔。
展開 當AI侵入嵌入式設計......
似乎以Jetson Nano 2G的硬件資源，即便是很優(yōu)秀的YOLOv4或者SSD-Mobilenet算法，跑起來也只能達到4-6FPS的性能。
但在JetPack生態(tài)下執(zhí)行這段python，系統(tǒng)會為模型生成對應的TensorRT加速引擎。這里代碼第一行是導入工具庫模塊，爾后建立input和output對象；第四行是導入“深度學習推理應用”的模塊，然后用detectNet()建立net對象，處理后面的“物理檢測推理識別”任務。
While循環(huán)里，第七行是讀取一幀圖像，第八行代碼就把圖像中滿足閾值的對象檢測出來了。而且因為TensorRT的存在，這行代碼在實現(xiàn)上，性能可提升不少，初學者不需要面對調(diào)用TensorRT的問題。第九行的方法，是針對畫面中檢測到的對象，把包括框、類別名稱、置信度等數(shù)據(jù)疊加到圖像上。在英偉達的底層實現(xiàn)上，把原本4-6FPS的性能提升到10+FPS。這個例子我們感覺還是頗具代表性的。
本文以Jetson Nano 2G為例，簡單談了談嵌入式開發(fā)板加上AI能力之后，要把開發(fā)友好性做好，性能和生態(tài)都是必不可少的。硬件性能是基礎保障——更多的嵌入式板子開始帶AI算力加成是趨勢；而現(xiàn)有的開發(fā)生態(tài)，則已經(jīng)有以英偉達為代表的廠商，極大降低了開發(fā)難度，起碼降低了初學者的上手難度，并實現(xiàn)了性能效率上的顯著優(yōu)化。（也算是從側(cè)面印證了，英偉達可能是一家軟件公司…）
展開 
經(jīng)驗之談：嵌入式如何進行架構(gòu)設計？
本文來自：IOT物聯(lián)網(wǎng)小鎮(zhèn)
【我對架構(gòu)設計的理解】
1.架構(gòu)設計概念的認識
相信看這篇文章的同學，大部分都是從事嵌入式開發(fā)的，大家也肯定有這么一個印象：在招聘網(wǎng)站上的一些架構(gòu)設計的崗位，都是針對 Web 方向的，卻很少看到招聘嵌入式崗位的系統(tǒng)架構(gòu)師的崗位。
我的理解是大概有下面2個原因：
(1) Web開發(fā)：百家爭鳴，沒有統(tǒng)一的標準和老大
這些年得益于移動互聯(lián)網(wǎng)的發(fā)展，前、后端開發(fā)崗位的需求量大增，而且各種框架層出不窮。
如何利用這些框架來為用戶提供高性能的服務并沒有一個統(tǒng)一的標準，于是百家爭鳴，相應的設計師崗位也就層出不窮。
(2) 嵌入式開發(fā)：Linux 舍我其誰
在嵌入式系統(tǒng)的開發(fā)中，在操作系統(tǒng)的選擇上幾乎沒有太大的余地，大部分是 ARM+Linux 組合。
在 Linux 操作系統(tǒng)層面：那些大神們已經(jīng)把內(nèi)核和驅(qū)動層設計的很完美了，很少需要開發(fā)人員做大量的修改。
在應用程序?qū)用妫洪_發(fā)人員如果沒有什么追求，只為了實現(xiàn)規(guī)格書中定義的功能即可。
而老板呢，也只是重視產(chǎn)品功能是否能正常實現(xiàn)，至于什么可移植、可擴展、執(zhí)行效率等等，不會想到這個層面。
即使產(chǎn)品需要更新?lián)Q代，讓開發(fā)人員重新實現(xiàn)即可，反正只需要功能OK就行。
2.嵌入式系統(tǒng)的架構(gòu)設計重要性
說一個小故事。
有一位同事為客戶寫一個單片機產(chǎn)品的程序，后來同事離職后把代碼移交給我。
這個產(chǎn)品有一個小功能需要修改一下，恰巧那會我正在處理另外一個項目，于是在征得老板許可的情況下把源代碼發(fā)給客戶，請他們自己修改。
展開 嵌入式系統(tǒng)的軟件架構(gòu)設計！
前言
嵌入式是軟件設計領域的一個分支，它自身的諸多特點決定了系統(tǒng)架構(gòu)師的選擇，同時它的一些問題又具有相當?shù)耐ㄓ眯裕梢酝茝V到其他的領域。
提起嵌入式軟件設計，傳統(tǒng)的印象是單片機，匯編，高度依賴硬件。傳統(tǒng)的嵌入式軟件開發(fā)者往往只關注實現(xiàn)功能本身，而忽視諸如代碼復用，數(shù)據(jù)和界面分離，可測試性等因素。從而導致嵌入式軟件的質(zhì)量高度依賴開發(fā)者的水平，成敗系之一身。
隨著嵌入式軟硬件的飛速發(fā)展，今天的嵌入式系統(tǒng)在功能，規(guī)模和復雜度各方面都有了極大的提升。比如，Marvell公司的PXA3xx系列的最高主頻已經(jīng)達到800Mhz，內(nèi)建USB,WIFI,2D圖形加速,32位DDR內(nèi)存。
在硬件上，今天的嵌入式系統(tǒng)已經(jīng)達到甚至超過了數(shù)年前的PC平臺。在軟件方面，完善的操作系統(tǒng)已經(jīng)成熟，比如Symbian, Linux, WinCE。
基于完善的操作系統(tǒng)，諸如字處理，圖像，視頻，音頻，游戲，網(wǎng)頁瀏覽等各種應用程序?qū)映霾桓F，其功能性和復雜度比諸PC軟件不遑多讓。原來多選用專用硬件和專用系統(tǒng)的一些商業(yè)設備公司也開始轉(zhuǎn)換思路，以出色而廉價的硬件和完善的操作系統(tǒng)為基礎，用軟件的方式代替以前使用專有硬件實現(xiàn)的功能，從而實現(xiàn)更低的成本和更高的可變更，可維護性。
2.決定架構(gòu)的因素和架構(gòu)的影響
架構(gòu)不是一個孤立的技術的產(chǎn)物，它受多方面因素的影響。同時，一個架構(gòu)又對軟件開發(fā)的諸多方面造成影響。
下面舉一個具體的例子。
摩托車的發(fā)動機在出廠前必須通過一系列的測試。在流水線上，發(fā)動機被送到每個工位上，由工人進行諸如轉(zhuǎn)速，噪音，振動等方面的測試。要求實現(xiàn)一個嵌入式設備，具備以下基本功能:
安裝在工位上，工人上班前開啟并登錄。
通過傳感器自動采集測試數(shù)據(jù)，并顯示在屏幕上。
展開 嵌入式噪聲分析儀系統(tǒng)設計及算法研究
傳統(tǒng)噪聲測量設備聲級計只能獲得聲壓級等單一數(shù)據(jù)，無法對噪聲成分進行分析，本文提出的嵌入式噪聲分析系統(tǒng)把對噪聲的分析從時域擴展到頻域中，并具備了數(shù)字化程度高、實時性強和功耗低等特點
嵌入式噪聲分析儀系統(tǒng)設計及算法研究.pdf
符合AUTOSAR（AP&CP）的嵌入式系統(tǒng)和軟件設計工具
▼支持導入/導出功能，包括不同的AUTOSAR版本、Simulink模型、ODX導入、LDF、DBC、Fibex、Ethernet arxml等；
▼符合AUTOSAR的軟件架構(gòu)設計（包括RTE Contract phase和SW-C Template Generation等）；
▼車載網(wǎng)絡拓撲設計、網(wǎng)絡通信設計（i.e.CAN/LIN/FlexRay/Etherent）、電氣架構(gòu)（ECU硬件結(jié)構(gòu)）等；
▼System Extract & ECU Extract導入導出；
圖 2-Runnable Diagram
圖 3-System Mapping Diagram
圖 4-網(wǎng)關設計_自動識別路徑
? 對Adaptive Platform AUTOSA，支持machine manifest definition/ECU integration/system description等研發(fā)工作。
展開 AUTOSAR Builder—符合AUTOSAR（CP/AP）的嵌入式系統(tǒng)設計工具
圖 1-AUTOSAR Builder工具主界面
AUTOSAR Authoring Tool(AAT)-支撐完整的AUTOSAR系統(tǒng)研發(fā)
?? 對Classic Platform AUTOSAR，支持Application Software Development/System Design/Basic Software Configuration/System Integration等研發(fā)工作
-支持導入/導出功能，包括不同的AUTOSAR版本、Simulink模型、ODX、LDF、DBC、Fibex、Ethernet arxml等
-支持符合AUTOSAR的軟件架構(gòu)設計（包括RTE Contract phase和SW-C Template Generation等）
-支持車載網(wǎng)絡拓撲設計、網(wǎng)絡通信設計（i.e.CAN/LIN/FlexRay/Etherent）、電氣架構(gòu)設計（ECU硬件結(jié)構(gòu)）等
-支持System Extract & ECU Extract導入導出
圖 2-Runnable Diagram
圖 3-System Mapping Diagram
圖 4-網(wǎng)關設計_自動識別路徑
??對Adaptive Platform AUTOSAR，支持Machine Manifest Definition / ECU Integration / System Description等研發(fā)工作
-支持各種Interface的定義，包括：Service Interface / REST Service Interface / Persistency Interface / Time Synchronization Interfaces / Platform Health
展開 基于嵌入式系統(tǒng)可調(diào)節(jié)輸出電壓的高效電源設計
模擬電路設計
為計算電阻網(wǎng)絡中的R1、R2和R3 （見圖2），先假設流入FB引腳的電流（IFB）可以忽略（MAX1692規(guī)格表給出的最大值為50nA），設R2為49.9kΩ。FB引腳電壓為1.25V，電流I2為25mA，遠高于50nA，證明忽略IFB的決定是正確的。最后，計算R1和R2：
DAC輸出電壓（VDAC）為最大值2.5V時，降壓調(diào)節(jié)器的輸出（VOUT）應該為最小值1.25V。代入式1：
第一項為零，得到R3為50 kΩ。當VDAC 為最小值0V時, VOUT 應該為最大值5V。代入式1 ：
得到R1值為75kΩ。
ADC采集VOUT并將其通過SPI接口傳送給MCU，形成閉環(huán)數(shù)字控制。
數(shù)字電路設計
DAC和ADC由逐位控制的SPI總線和MCU通信。MCU是主器件，而DAC和ADC是從器件。MCU的5個引腳分別作為SCLK、MOSI、MISO、CSADC（ADC片選）、CSDAC（DAC片選）。總線上的器件共用SCLK，為達到最高通信速度，使用32MHz的晶體供給MCU系統(tǒng)時鐘。MCU通過PC串口接收VOUT值。MAX3311是RS-232收發(fā)器，將RS-232電平轉(zhuǎn)為TTL/COMS電平。
布局考慮
使用寬的引線連接所有無源器件（旁路電容、補償電容、輸入電容、輸出電容和電感）與降壓轉(zhuǎn)換器。這些元件和FB引腳的電阻網(wǎng)絡應盡可能靠近降壓轉(zhuǎn)換器，以減小PCB引線電阻和噪聲干擾。降壓轉(zhuǎn)換器處需要大面積的覆銅，以降低IC在重負載下的工作溫度。可以參考MAX1692評估板。為保持信號完整性，必須盡可能將模擬信號線和數(shù)字信號線隔離開。將DAC和ADC靠近降壓器放置，用短線連接所有模擬信號。數(shù)字信號在另一方向連接到MCU。
展開 AUTOSAR Builder—符合AUTOSAR（CPAP）的嵌入式系統(tǒng)設計工具
AUTOSAR Builder工具套件主要包括：
Authoring Environment—AUTOSAR開發(fā)工具主要用于軟件建模和網(wǎng)絡設計
ECU Extractor—用于在系統(tǒng)設計完成后導出ECU級別的ECU Extract文件
ECU Environment—用于ECU配置以及BSW代碼生成
Rte Generator—用于生成Rte代碼
Asim—用于AUTOSAR仿真驗證，包含VFB級別以及ECU和網(wǎng)絡級別
Adaptive Environment—支持Machine Manifest Definition/ECU Integration/System Description等研發(fā)工作
Classic Platform AUTOSAR支持
支持Application Software Development/System Design/Basic Software Configuration/System Integration等研發(fā)工作
支持多種數(shù)據(jù)格式文件的導入/導出功能，包括不同的AUTOSAR版本、Simulink模型、ODX、LDF、DBC、Fibex、Ethernet Arxml等
支持符合AUTOSAR的軟件架構(gòu)設計（VFC設計、PNC，包括RTE Contract phase和SW-C Template Generation等）
支持車載網(wǎng)絡拓撲設計、網(wǎng)絡通信設計（CAN/LIN/FlexRay/Etherent）、電氣架構(gòu)設計（ECU硬件結(jié)構(gòu)）等
支持導入DBC等通信矩陣描述文件后自動生成對應ECU Instance 的軟件架構(gòu)
支持System Extract & ECU Extract導入導出
支持軟件架構(gòu)到
展開 
一文讀懂嵌入式FPGA所有貓膩，改變芯片設計方式豈是鬧著玩的
芯片設計人員今天面臨的最關鍵的問題之一是在設計過程中實時重新配置RTL，甚至在系統(tǒng)中也是如此。不幸的是，芯片設計人員無法及時知道是否必須這樣做。在這一點上，任何變化都會花費數(shù)百萬美元，并將項目推遲數(shù)月。
有了嵌入式FPGA，這個問題便解決了。芯片設計人員在開展項目時，會知道他們在項目期間擁有隨時更改RTL的靈活性，這是前所未有的。
因為嵌入式FPGA是一種新技術，在開始介紹之前，我們要將其與已經(jīng)存在了幾十年的標準FPGA之間的差別說出來。從根本上講，嵌入式FPGA是一個IP block，允許將完整的FPGA集成到SoC或任意類型的集成電路中。正如RAM，SERDES，PLL以及處理器一樣，從單獨的芯片轉(zhuǎn)變成常規(guī)的IP block。FPGA現(xiàn)在也是一個IP區(qū)塊。
FPGA在可編程互連結(jié)構(gòu)中組合了可編程／可重配置邏輯塊陣列。在FPGA芯片中，芯片的外緣由GPIO，SERDES和專用PHY（如DDR3 ／ 4）組成。在高級FPGA中，I／O環(huán)約占芯片的1／4，架構(gòu)約占芯片的3／4。“架構(gòu)”本身在如今的FPGA芯片中大多是互連，其中20－25％的結(jié)構(gòu)面積是可編程邏輯，75－80％是可編程互連。
嵌入式FPGA是一種沒有周邊環(huán)形GPIO，SERDES和PHY的FPGA架構(gòu)。相反，嵌入式FPGA使用標準數(shù)字信號連接到芯片的其余部分，實現(xiàn)非常寬，非常快的片上互連。
深入嵌入式FPGA內(nèi)部之原始的構(gòu)造塊
FPGA中的可編程邏輯塊是查找表（LUT），它可以通過編程實現(xiàn)任意布爾函數(shù)：4個，5個或6個輸入具有一個或兩個輸出。
在Flex Logix EFLX陣列中，LUT是一個雙4輸入LUT，它可以組合形成一個5輸入LUT。LUT輸出可以任意存儲在觸發(fā)器中。
展開 熱仿真嵌入式前置，從源頭提升熱設計可靠性（免費領視頻）
如何讓更多的設計工程師、結(jié)構(gòu)工程師也運用CFD的工具，參與電子散熱仿真，從設計源頭就提升電子產(chǎn)品熱設計可靠性，已經(jīng)是目前熱設計的一種趨勢。
科技發(fā)展的今天，電子設備已經(jīng)應用到制造業(yè)的各個領域，從航天電子、船舶電子、汽車電子，到日常生活離不開的消費電子和家用電器等，同時電子產(chǎn)品日趨智能化、小型化，也更加復雜，特別是智能化和小型化的趨勢正在持續(xù)增加所有封裝級別的功率密度，從而帶來更加困難的電子散熱設計。有效散熱對于電子產(chǎn)品的穩(wěn)定運行和長期可靠性而言至關重要，傳統(tǒng)上熱設計通常需要具備熱傳遞知識背景的熱專家團隊，在概念設計甚至結(jié)構(gòu)設計完成以后對產(chǎn)品進行熱仿真分析或者熱測試來了解產(chǎn)品性能，對產(chǎn)品認知的滯后會帶來多次的設計迭代和時間成本，因此從設計源頭就提升電子產(chǎn)品熱設計可靠性勢在必行。
本次在線研討會，西門子將向您介紹如何利用嵌入在常規(guī)設計軟件中的CFD仿真工具Simcenter FloEFD，在完成概念設計或者詳細設計后，輕松對產(chǎn)品進行電子散熱仿真分析，通過直觀的溫度分布和流體流速流線后處理，快速指導產(chǎn)品結(jié)構(gòu)設計，同時利用跟設計的無縫集成，快速實現(xiàn)設計的變更后，通過仿真的自動更新，加速仿真迭代，真正實現(xiàn)仿真指導設計創(chuàng)新。
展開 Creo 7.0.2版本更新-實時仿真和創(chuàng)成式設計的硬件要求
ANSYS加強了話語權(quán)，把Creo 實時仿真改成了 Creo Ansys Simluation，創(chuàng)成式設計明確了最好有英偉達N卡要不然沒辦法生成良好的結(jié)果。
Hands-on Digital Electronics Laying the Path to VLSI ￥10
MP4 |視頻： h264， 1280x720 |音頻：AAC，44.1 KHz，2 聲道
電平：全部 |類型：電子學習 |語言：英語 |時長： 13 講座 （ 3 小時 21 分鐘） |大小：3.84 GB
邊做邊學 — 邁向 VLSI 設計的第一步
您將學到
什么識別基本邏輯門和數(shù)字電路組件。
應用布爾代數(shù)來設計簡單的組合和順序電路。
通過分步動手實驗實現(xiàn)數(shù)字電路。
將數(shù)字電路視為 VLSI 設計的構(gòu)建塊。
要求
好奇心和通過動手實驗學習的意愿。
描述您準備好超越理論并實際構(gòu)建有效的數(shù)字電路
了嗎？歡迎來到“動手數(shù)字電子學：鋪平 VLSI 之路”——一門完全實用、項目驅(qū)動的課程，專為希望通過真實演示真正掌握數(shù)字電子學的學生、初學者和愛好者而設計。在本課程中，您不僅會從幻燈片中學習邏輯門和人字拖，您還會看到它們在訓練器套件上栩栩如生！通過詳細的分步硬件演示，您將使用 7400 系列的流行 IC 設計、連接和測試各種組合和順序電路。每個實驗都側(cè)重于培養(yǎng)您分析電路行為、驗證真值表以及了解數(shù)字系統(tǒng)如何做出現(xiàn)實世界決策的能力。您將從基本的邏輯門、加法器、多路復用器和解碼器開始，然后逐漸轉(zhuǎn)向觸發(fā)器、計數(shù)器、移位寄存器和其他構(gòu)成現(xiàn)代數(shù)字系統(tǒng)支柱的順序元素。每個模塊都通過實踐實施來教授，確保您的學習超越模擬或理論。在本課程結(jié)束時，您將有信心設計、測試和排除自己的數(shù)字電路故障，并將這些概念應用于 VLSI、FPGA 和嵌入式硬件設計等高級領域。無論您是工程專業(yè)的學生還是熱情的學習者，本課程都將加強您的基礎知識，并為您在電子行業(yè)的成功職業(yè)生涯做好準備。
本課程適合
想要親身體驗數(shù)字電路的學習者。對數(shù)字電子和電路實現(xiàn)感興趣的
業(yè)余愛好者或初學者。
首頁
展開 