SOC驗證的案例
干貨｜降低芯片流片失敗風險的"七種武器"
隨著SOC芯片的規模和功能的不斷急劇膨脹，SOC驗證一般可以占到整個項目的60%以上，驗證已成為了整個SOC芯片開發的瓶頸。芯片驗證不充分，輕則重新投片，時間資本上損失慘重，重則資金耗盡，公司關張。芯片江湖的也有“七種武器”，這七種武器合理運用，可以最大限度確保芯片驗證充分，降低芯片流片失敗的風險。
激勵、仿真、調試到覆蓋率收斂，構建高效RISC-V動態驗證閉環方案【5.15 直播預告】
本周五14:00，新思科技「從微架構到系統：基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環」正式開講！感興趣的下滑預約學習??
時間：5月15日 周五，14:00-15:00
內容簡介：
本課程將深度剖析RISC-V在現代SoC設計中的核心驗證難點及挑戰，并重點介紹新思科技RISC-V相關的動態驗證方案，通過將STING的高效激勵生成能力與ImperasDV的精準檢查能力與新思科技的VCS、Verdi深度融合，展示如何構建一個涵蓋“激勵生成 - 高速仿真 - 深度調試 - 覆蓋率收斂”的仿真驗證方案。
講師介紹：
范宇杰，新思科技資深應用工程師，擁有多年SOC與CPU驗證經驗，近年來專注于RISC-V生態系統及新思科技RISC-V及CPU相關驗證方案的推廣與支持。
形式：線上
參與方式：下方掃碼免費報名
(web: synopsys.snps.tech/surl/cZ4c0GC )
歡迎掃碼進入課程報名入口，鎖定2026全年課程席位！
- -THE END- -
展開 RISC-V芯課程 | 從微架構到系統：基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環
新思科技芯課程全新RISC-V系列即將推出，本次課程內容共4講，首場【從微架構到系統：基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環】將于5月15日上線，深度剖析RISC-V在現代SoC設計中的核心驗證難點及挑戰，并重點介紹新思科技RISC-V相關的動態驗證方案，通過將STING的高效激勵生成能力與ImperasDV的精準檢查能力與新思科技的VCS、Verdi深度融合，展示如何構建一個涵蓋“激勵生成- 高速仿真- 深度調試-覆蓋率收斂”的仿真驗證方案。歡迎了解并預約更多系列課程：
1. 5/15: 從微架構到系統：基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環
2. 5/22: 形式驗證為RISC-V內核保駕護航
3. 5/29: ZeBu高性能Emulator 助力RISC-V高效驗證
4. 6/5: FC QIK & AI FUSION：高效賦能RISC-V后端實現
講師簡介：
范宇杰 | 新思科技資深應用工程師
擁有多年SOC與CPU驗證經驗，近年來專注于RISC-V生態系統及新思科技RISC-V及CPU相關驗證方案的推廣與支持。
課程時間：
2026.05.15（周五），14:00-15:00
歡迎掃碼進入課程報名入口，了解更多RISC-V系列芯課程！
展開 直逼物理極限：7nm進入量產 5nm正在進行時
回顧麒麟980發展過程，2015年華為剛開始投入7nm工藝研究；基于長期的研究與開發，2016年實現定制特殊基礎單元，構建高可靠性IP；2017年實現SoC工程化驗證；2018年實現SoC大規模量產；后在經歷了2個大版本迭代、5000多個工程驗證開發板后，麒麟980終于實現量產。所以說，如今麒麟980的面世是來之不易的。
當然，一直以來致力于7nm工藝的也不止華為一家。早前，臺積電高層便在法說會上表示臺積電在7納米制程的布局已經有12個產品設計定案，第二代的7納米制程則會在2019年達成量產的目標。另外，三星也表示7nm LPP工藝將會在2018年下半年投入生產。
雖說7nm工藝已經成為2018年的關鍵詞，但像臺積電、三星已經開始朝著5nm進發。盡管7nm曾被稱為現有半導體的物理極限，但隨著技術的發展，5nm工藝開始為人所關注，也有觀點表示，5nm工藝將成為半導體行業下一個追逐熱點。
今年年初臺積電就建設了一座全新的5nm晶圓廠，之后臺積電再次宣布將開始5nm制程的“風險生產”，時間將是明年上半年；而三星則在美國舉行的三星工藝論壇SFF 2018 USA之上，宣布將連續進軍5nm、4nm、3nm工藝，直逼物理極限。
從國內政策來看，半導體業已成為重點產業，系列先進技術的研發也在逐步推進并取得不錯的成就，比如此次華為麒麟980的發布。接下來，攻關5nm及以下工藝技術，爭取2030年集成電路達到國際先進水平，將成為未來幾年的重點目標。
業內人士表示，未來的“芯片”對于手機而言越來越重要，誰握有最先進的技術，誰將成為市場的領導者。隨著半導體技術的升級，智能手機市場也可能因此迎來新熱潮，我們拭目以待。
展開 
新能源汽車技術難點淺析及解決方案
恒潤科技提供了新能源汽車控制的整體解決方案，可讓工程師在實驗室環境下，完成對整車控制器（HCU）、電池管理單元（BMS）、電機控制器（MCU）、功能的驗證。可以模擬實車測試中遇到的所有工況范圍，在實車試驗之前即可對ECU功能進行全面測試。
本文將提供針對新能源車輛的HCU、MCU以及BMS三個控制器測試的解決方案。
技術難點
針對BMS的工作電壓測試、單體電池電壓、溫度測試、SOC計算功能測試、充放電控制測試、電池熱平衡測試、高壓安全功能測試、通訊測試、故障診斷測試等等一系列測試，OEM面臨著諸多挑戰。
采用真實的電池組測試BMS有著諸多的弊端：
? 極限工況模擬給測試人員帶來安全隱患，例如過壓、過流和過溫，有可能導致電池爆炸。
? SOC估計算法驗證耗時長，真實的電池組充放電試驗耗時一周甚至更長的時間。
? 模擬特定工況難度大，例如均衡功能測試時，制造電池單體間細微SOC差別，電池熱平衡測試時，制造單體和電池包間細微的溫度差別等。
? 以及其他針對BMS功能測試，如電池組工作電壓、單體電池電壓、溫度、SOC計算功能、充放電控制、電池熱平衡、高壓安全功能、均衡功能、通訊、故障診斷、傳感器等一系列的測試，OEM都面臨著諸多挑戰。
MCU在研發過程中涉及被控對象的仿真。而電機本體的工作原理主要基于電磁感應原理，其各物理量（如磁通量、感應電動勢、電磁力等）的交互變化速度遠大于機械系統的力與速度的變化，為了保證較高的仿真精度，要求模型的仿真步長要遠小于一般機械系統模型的仿真步長。
相應的，區別于汽車上一般的電控系統，MCU的特殊之處也是在于它具有較高的控制頻率和很高的輸入信號頻率。
展開 車系統級芯片SoC：汽車系統級芯片概覽及AEC-Q100車規
當今大多數SoC采用預定義的IP核（它由軟核，硬核，固核等組成），以重用設計的方式完成快速設計。軟件開發中，協議棧作為重要概念被用于驅動USB和其它行業標準接口。在硬件設計中，設計人員常用EDA工具把已設計（或者購買）IP核進行連接，并把各個子功能模塊整合到集成開發環境中（IDE）。
芯片設計送晶圓廠流片生產前，設計者要用不同的方法驗證芯片的邏輯功能。仿真與驗證是SoC設計流程中最復雜、最耗時的環節，約占整個芯片開發周期的50%~80%，采用先進的設計與仿真驗證方法已成為SoC設計成功的關鍵。
車規認證之AEC-Q100
汽車電子委員會(AEC- Automotive Electronics Council)由克萊斯勒(Chrysler) 、福特(Ford) 和通用汽車公司(General Motors)成立，旨在制定電氣元件的通用質量標準。第一版AEC標準是1994年推出的，100針對集成電路，101針對分離元件，102針對光電元件，104針對MCM模塊，200針對被動元件。
展開 主機廠對動力電池性能有哪些要求？
車廠對動力電池的開發流程
以北汽為例，基于整車的開發總體流程如下：
北汽的整車EVDP流程，每級子系統的開發驗證流程要先于母系統，保證產品開發過程的可靠性。以上是基于電池系統與電芯同步開發情況下定義的開發流程。根據實際開發情況，會優先選擇成熟度高的電芯產品。
上汽集團共把它分為四個階段：預篩選-電池確認和評估-單體確認和評估-系統驗證。各個階段都有嚴格的測試流程和控制。
電芯類型的選擇
電芯從正負極材料的角度來看目前有NCM（111，523，622，811），LCO，LFP,LMO，LTO等。車企要從能量密度，功率特性，循環壽命和安全性的維度進行篩選。另外從電池封裝形狀上又可分為圓柱，軟包（疊片和卷繞），方形（疊片，卷繞，并聯卷繞）。各個類型的電芯主要特點總結如下：
電池測試評價體系
三橫四縱評價體系。三橫:以電芯為核心的關鍵零部件、電池模組、電池系統三大產品維度，根據不同開發階段開展不同的測試評價; 四縱:認可試驗、標定試驗、拓研試驗、虛擬驗證四大試驗類型，驗證項目近158項，其中系統熱安全、電安全及機械安全33項。其中熱安全又包括11子項，29分項; 電氣安全包括15子項，33分項; 機械安全包括17子項，35分項;
認可實驗
五步四級電芯管理辦法，包括技術狀態管理、工藝、材料信息建檔管理。
對電芯從外特性到內部材料、工藝進行分級開發管理，實現從應用的技術可行性向產品的批量可行性進行評估管理。
標定實驗
這是對整車動力性，經濟性，環境適應性，耐久性，熱平衡，SOC算法驗證的過程。
展開 華為海思的處理器研發邏輯
自主可控真的很難，但必須做
在手機處理器方面，從2009年，海思推出第一款面向公開市場的K3處理器開始，一直到2018年推出麒麟980，華為海思花了10年的時間，僅麒麟980項目研發耗資就超過3億美元，其在2015年立項，包括聯合臺積電進行7nm工藝研究、定制特殊基礎單元和構建高可靠性IP、SoC工程化驗證，最終定型、量產，前后投入36多個月，1000多名半導體設計與工藝專家，5000多塊工程驗證開發板。
另外，在手機處理器研發方面，華為海思與三星、蘋果有所不同，后兩者設計芯片的重點是應用處理器，而海思則更看重核心技術——基帶的研發。因為基帶芯片是聯系電信設備與手機的紐帶，而目前市場上雖然半導體IP很多，但要想買到手機基帶IP事比登天，要買也只能從高通那里買現成的基帶芯片，可見其研發難度之高，蘋果與高通的官司，相爭的核心點就是基帶。而要自己搞研發、創新，就需要大量的投入，特別是基礎性芯片研究。
2014年，華為的研發投入比A股400家企業的總和還多。2017年，華為研發費用高達897億人民幣，大大超過蘋果和高通。過去10年，華為投入的研發費用超過3940億元，位居世界科技公司前列。
2012年，任正非曾有一次內部講話：芯片可能暫時沒有用，但還是要繼續做下去。一旦公司出現戰略性漏洞，我們不是幾百億美金的損失，而是幾千億美金的損失。我們公司積累了這么多財富，這些財富可能就是因為那一個點，讓別人卡住，最后死掉。這是公司的戰略旗幟，不能動搖。
雖然華為自主研發的決心很強，投入很大，而且其在國內屬于頂尖水平，但在很多方面依然很難實現自主可控，特別是在手機處理器和服務器芯片方面。
展開 IT/CAD與EDA平臺解決方案
，SoC 集成設計和驗證，DFT 設計，數字版圖設計，FPGA 轉 ASIC 等超大規模集成電路設計、培訓和項目咨詢等服務。
實例分享 I Sigrity電容模型應用與管理指導
產品和服務包括了Cadence EDA軟件、設計驗證管理系統、高速PCB設計服務、電磁熱仿真服務、SOC/FPGA驗證服務，集成電路教育等。
視角 | 未來已來，5G時代的仿真技術挑戰與突破
如5G手機的芯片組包括射頻集成電路(RFIC)、系統芯片(SoC)、專用集成電路(ASIC)、蜂窩芯片和毫米波集成電路。這其中，在芯片設計層面，企業通常會關注功耗、信號完整性（SI）、電源完整性（PI）等參數；在封裝時會考慮散熱、結構應力，進行跌落測試；在PCB布板時考慮輻射、效率、布局等問題。但由于芯片、封裝和系統涉及不同的專業領域，很難進行協同，因此企業往往缺乏跨專業的整體仿真方案。
為了滿足5G時代用戶對電子產品更高性能、更小尺寸的需求，企業需要在電子芯片、封裝和系統設計中使用一體化的分析和驗證方法。Ansys的仿真和建模工具提供了芯片-封裝-系統設計流程，這種配套方案從設計最初階段就能滿足產品的跨領域需求，并確保最終產品的各個組件能夠作為一個整體系統協同工作，例如Ansys提供的幾款代表性工具：
PowerArtist：面向功率設計的綜合性物理感知型解決方案，適用于早期寄存器傳輸級(RTL)電源預算、效率分析、降低和回歸，它可以分析實際應用中的電源情況并執行無縫銜接的RTL物理電源完整性和熱學分析。
RedHawk：電源完整性和可靠性解決方案，可以對整個供電網絡（從芯片到封裝再到PCB板）進行壓降模擬分析，從而預測芯片功耗和噪音。
Totem：晶體管級電源噪音和可靠性仿真平臺，適用于模擬設計、混合信號設計和自定義數字化設計。
PathFinder：規劃、驗證芯片Soc設計，以實現ESD（靜電放電）的完整性和魯棒性。通過Pathfinder分析可以快速識別出在CDM（充電器件模型）、HBM（人體模型）等事件中造成的芯片損壞問題。
展開 
視角 | 未來已來，5G時代的仿真技術挑戰與突破
如5G手機的芯片組包括射頻集成電路(RFIC)、系統芯片(SoC)、專用集成電路(ASIC)、蜂窩芯片和毫米波集成電路。這其中，在芯片設計層面，企業通常會關注功耗、信號完整性（SI）、電源完整性（PI）等參數；在封裝時會考慮散熱、結構應力，進行跌落測試；在PCB布板時考慮輻射、效率、布局等問題。但由于芯片、封裝和系統涉及不同的專業領域，很難進行協同，因此企業往往缺乏跨專業的整體仿真方案。
為了滿足5G時代用戶對電子產品更高性能、更小尺寸的需求，企業需要在電子芯片、封裝和系統設計中使用一體化的分析和驗證方法。Ansys的仿真和建模工具提供了芯片-封裝-系統設計流程，這種配套方案從設計最初階段就能滿足產品的跨領域需求，并確保最終產品的各個組件能夠作為一個整體系統協同工作，例如Ansys提供的幾款代表性工具：
PowerArtist：面向功率設計的綜合性物理感知型解決方案，適用于早期寄存器傳輸級(RTL)電源預算、效率分析、降低和回歸，它可以分析實際應用中的電源情況并執行無縫銜接的RTL物理電源完整性和熱學分析。
RedHawk：電源完整性和可靠性解決方案，可以對整個供電網絡（從芯片到封裝再到PCB板）進行壓降模擬分析，從而預測芯片功耗和噪音。
Totem：晶體管級電源噪音和可靠性仿真平臺，適用于模擬設計、混合信號設計和自定義數字化設計。
PathFinder：規劃、驗證芯片Soc設計，以實現ESD（靜電放電）的完整性和魯棒性。通過Pathfinder分析可以快速識別出在CDM（充電器件模型）、HBM（人體模型）等事件中造成的芯片損壞問題。
展開 