電路抗干擾設計的案例
怎樣進行電路板的抗干擾設計?
抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的噪聲干擾，以免影響其他系統或裝置正常工作。因此提高系統的抗干擾能力也是該系統設計的一個重要環節。
電路抗干擾設計原則匯總：
1、電源線的設計
（1） 選擇合適的電源；
（2） 盡量加寬電源線；
（3） 保證電源線、底線走向和數據傳輸方向一致；
（4） 使用抗干擾元器件；
（5） 電源入口添加去耦電容（10~100uf）。
展開 PCB電路設計如何抗干擾？
二、PCB及電路抗干擾措施
印制電路板的抗干擾設計與具體電路有著密切的關系，這里僅就PCB抗干擾設計的幾項常用措施做一些說明。
1.電源線設計
根據印制線路板電流的大小，盡量加粗電源線寬度，減少環路電阻。同時，使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。
2.地線設計
在電子產品設計中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子產品中地線結構大致有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：
（1）正確選擇單點接地與多點接地
在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地的方式。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。
（2）數字地與模擬地分開。
電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。要盡量加大線性電路的接地面積。
（3）接地線應盡量加粗。
若接地線用很細的線條，則接地電位則隨電流的變化而變化，致使電子產品的定時信號電平不穩，抗噪聲性能降低。因此應將接地線盡量加粗，使它能通過三倍于印制電路板的允許電流。
展開 【經驗交流】你的產品怎樣進行抗干擾設計?
抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的噪聲干擾，以免影響其他系統或裝置正常工作。因此提高系統的抗干擾能力也是該系統設計的一個重要環節。
電路抗干擾設計原則匯總：
1、電源線的設計
（1） 選擇合適的電源；
（2） 盡量加寬電源線；
（3） 保證電源線、底線走向和數據傳輸方向一致；
（4） 使用抗干擾元器件；
（5） 電源入口添加去耦電容（10~100uf）。
展開 VK2C22A 高抗干擾抗噪段碼驅動顯示IC液晶顯示驅動電路
LJQ6819
產品品牌：永嘉微電/VINKA
產品型號：VK2C22A
封裝形式：LQFP52
特點
? 工作電壓 2.4-5.5V
? 內置32 kHz RC振蕩器
? 偏置電壓（BIAS）可配置為1/2、1/3
? COM周期（DUTY）為1/4
? 內置顯示RAM為44x4位
? 幀頻可配置為80Hz、160Hz
? 省電模式（通過關顯示和關振蕩器進入）
? I2C通信接口
? 顯示模式44x4
? 3種顯示整體閃爍頻率
? 軟件配置LCD顯示參數
? 讀寫顯示數據地址自動加1
? VLCD腳提供LCD驅動電壓源（≤VDD）
? 內置16級LCD驅動電壓調整電路
? 內置上電復位電路(POR)
? 低功耗、高抗干擾
? 封裝
LQFP52(14.0mm x 14.0mm PP=1.0mm)
DICE
COG
高抗干擾LCD液晶控制器及驅動系列:
VK1C21A 2.4～5.2V 32seg*4com 偏置電壓1/2 1/3 3線/4線通訊接口 SSOP48；DICE/DIE裸片(綁定COB)；COG(綁定玻璃) 高抗干擾/抗噪/低功耗
VK1C21B 2.4～5.2V 32seg*4com 偏置電壓1/2 1/3 3線/4線通訊接口 LQFP48；DICE/DIE裸片(綁定COB)；COG(綁定玻璃) 高抗干擾/抗噪/低功耗
VK1C21C 2.4～5.2V 32seg*4com 偏置電壓1/2 1/3 3線通訊接口 LQFP44；DICE/DIE裸片(綁定COB)；COG(
展開 
干貨 | PCB板中的抗干擾該如何設計？
傳導干擾是指通過導電介質把一個電網絡上的信號耦合（干擾）到另一個電網絡。
輻射干擾是指干擾源通過空間把其信號耦合（干擾）到另一個電網絡。
在高速PCB及系統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射干擾源，能發射電磁波并影響其他系統或本系統內其他子系統的正常工作。
PCB及電路抗干擾措施
印制電路板的抗干擾設計與具體電路有著密切的關系，接下來，我們僅就PCB抗干擾設計的幾項常用措施做一些說明。
1
電源線設計
根據印制線路板電流的大小，盡量加租電源線寬度，減少環路電阻。同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。
2
地線設計地線設計的原則
(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量采用單點并聯接地，實際布線有困難時可部分串聯后再并聯接地。高頻電路宜采用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。
(2)接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍于印制板上的允許電流。如有可能，接地線應在2~3mm以上。
(3)接地線構成閉環路。只由數字電路組成的印制板，其接地電路布成團環路大多能提高抗噪聲能力。
展開 『分享』單片機復位電路的可靠性與抗干擾分析
摘要：單片機復位電路參數的選定須在振蕩穩定后保證復位高電平持續時間大于2個機器周期。電源掉電時復
位電路中電容通過二板管迅速放電，待電源恢復正常時實現可靠復位，避免單片機系統在運行中突然掉電或電壓跌
落而又立即恢復，從而達到抗干擾的作用。在印刷電路板上，單片機復位端口處可并聯0．01～0．1gF高頻電容，以抑
制電源高頻噪聲干擾或配置施密特電路，以進一步提高對串入噪聲的抑制。
關鍵詞：復位電路；單片機；抗干擾；可靠性
單片機復位電路的可靠性與抗干擾分析.pdf
展開 工作電壓 3.0-5.5V抗干擾數顯LED驅動數碼管控制電路VK1616
共陰驅動：16段8位 共陽驅動：8段16位 通訊接口：CLK/STB/DIN/DOUT
靜態電流/待機電流：＜5mA/-- 按鍵：8*4 封裝：LQFP44(QFP44正方形)； 抗干擾能力強
VK1629A 3.0～5.5V 驅動點陣：128 共陰驅動：16段8位 共陽驅動：8段16位 通訊接口：CLK/STB/DIO
靜態電流/待機電流：＜5mA/-- 按鍵：--- 封裝：SOP32 抗干擾能力強
VK1629B 3.0～5.5V 驅動點陣：112 共陰驅動：14段8位 共陽驅動：8段14位 通訊接口：CLK/STB/DIO
靜態電流/待機電流：＜5mA/-- 按鍵：8*2 封裝：SOP32 抗干擾能力強
VK1629C 3.0～5.5V 驅動點陣：120 共陰驅動：15段8位 共陽驅動：8段15位 通訊接口：CLK/STB/DIO
靜態電流/待機電流：＜5mA/-- 按鍵：8*1 封裝：SOP32 抗干擾能力強
VK1629D 3.0～5.5V 驅動點陣：96 共陰驅動：12段8位 共陽驅動：8段12位 通訊接口：CLK/STB/DIO
靜態電流/待機電流：＜5mA/-- 按鍵：8*4 封裝：SOP32 抗干擾能力強
VK6932 3.0～5.5V 驅動點陣：128 共陰驅動：8段16位 共陽驅動：16段8位 通訊接口：CLK/STB/DIN
靜態電流/待機電流：＜0.1mA/-- 按鍵：--- 封裝：SOP32 抗干擾能力強
展開 抗干擾LED數顯驅動芯片數碼管驅動電路IC-VK1640B SSOP24原廠技術支持
概述
VK1640B是一種數碼管或點陣LED驅動控制專用芯片，內部集成有數據鎖存器、LED 驅動等電路。SEG腳接LED陽極，GRID腳接LED陰極，可支持8SEG×12GRID的LED顯示屏。適用于小型LED顯示屏驅動。
20×4段高抗干擾LCD液晶驅動段碼驅動IC-VK2C21AA 液晶驅動控制電路
其高抗干擾，低功耗的特性 適用于水電氣表以及工控儀表類產品。
高抗干擾液晶驅動芯片VK2C24內置16級LCD驅動電壓調整電路LCD驅動原廠
其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產品。
ANSYS系列高級培訓(上海)：ANSYS系統級射頻抗干擾仿真設計 10月19日-20日
ANSYS系統級射頻抗干擾仿真設計
【2017年10月19-10月20號】
課程介紹：
隨著電子通信系統發展和日益復雜化，搭載在同一平臺上的射頻收發系統的數量一直在增加，導致在同一平臺上共址的各個射頻收發子系統分布越來越密集，在各系統之間勢必會產生互相的射頻信號干擾，敏感的接收設備和系統鏈路受到干擾的幾率也隨之加大，通過各種復雜射頻通道的交調、互調，從而落在接收通道帶內的雜散和噪聲信號將直接影響到系統接收鏈路的正常工作，嚴重的會造成接收信號靈敏度急劇惡化，使通信設備不能正常工作。
本次培訓基于ANSYS EMIT軟件的使用，主要針對收發通道的行為級建模、多保真度射頻器件模型的建立、前端天線耦合度獲取以及使用EMIT軟件進行射頻子系統抗干擾分析、干擾路徑獲取、射頻干擾解決手段驗證等仿真設計方法和手段進行相關培訓，提升相關科技工作者的技術水平，普及ANSYS EMIT軟件高級功能。因此，ANSYS公司特開辦“ANSYS系統級射頻抗干擾仿真設計高級培訓班”。
培訓合格者發放ANSYS技術培訓認證證書。
展開 
高精度光纖陀螺技術的發展與思考
⒊電路設計和控制算法的問題
光纖陀螺干涉儀輸出的微弱信號，容易受到模擬電路不穩定的影響。雖然還沒有文獻進行具體分析，但電路本身的抗干擾設計和熱設計，對高精度光纖陀螺的長期漂移存在較大影響。通過模/數隔離接地、電源分區、濾波網絡優化、電磁兼容設計等技術手段可以大大減小這些電學干擾。其他方面，在電路方案中實現本征頻率跟蹤的第三閉環設計也有利于抑制陀螺輸出的漂移和標度因數的穩定，國外已實現，國內還在研究階段。
調制波形的隨機性可將對探測端的相關性串擾降至最低，從而抑制陀螺輸出“死區”的產生，但不是“死區”產生的唯一原因，還包含其他光學、電路噪聲等。另外，通過增加AD和DA轉換位數實現量化噪聲的抑制，也是實現輸出降噪的有效手段。
⒋陀螺總成的技術、工藝問題
光纖陀螺在實際應用中表現出的精度水平與陀螺自身的光器件裝配、慣性測量系統對陀螺的裝配方式都緊密相關。目前，國內在高精度光纖陀螺在裝配方面缺乏有效的理論指導，光纖陀螺測試評價標準與應用環境也有較大差距，綜合導致了實際應用中的精度變差。
從結構設計來講，高精度光纖陀螺的自身設計上，需要采用多層結構，減緩光纖環的溫度變化速率、促進溫度的平衡分布，進而提升陀螺的溫度適應性能，國內已有相應的研究基礎。另一方面，慣性測量系統在設計上同樣要考慮陀螺的溫度均衡性，例如，系統的底座可能是進行熱傳遞的集中通道，在環境溫度變化的影響下正交坐標系下三軸陀螺溫度場存在嚴重失衡。
展開 科普 | PCB制板基礎知識
兩個內電層可以有效地屏蔽外界對 Siganl_2（Inner_2）層的干擾和Siganl_2（Inner_2）對外界的干擾。
綜合各個方面，方案 3 顯然是最優化的一種，同時，方案 3 也是 6 層板常用的層疊結構。通過對以上兩個例子的分析，相信讀者已經對層疊結構有了一定的認識，但是在有些時候，某一個方案并不能滿足所有的要求，這就需要考慮各項設計原則的優先級問題。遺憾的是由于電路板的板層設計和實際電路的特點密切相關，不同電路的抗干擾性能和設計側重點各有所不同，所以事實上這些原則并沒有確定的優先級可供參考。但可以確定的是，設計原則 2（內部電源層和地層之間應該緊密耦合）在設計時需要首先得到滿足，另外如果電路中需要傳輸高速信號，那么設計原則 3（電路中的高速信號傳輸層應該是信號中間層，并且夾在兩個內電層之間）就必須得到滿足。
10層板
PCB典型10層板設計
一般通用的布線順序是TOP--GND---信號層---電源層---GND---信號層---電源層---信號層---GND---BOTTOM
本身這個布線順序并不一定是固定的，但是有一些標準和原則來約束：如top層和bottom的相鄰層用GND，確保單板的EMC特性；如每個信號層優選使用GND層做參考平面；整個單板都用到的電源優先鋪整塊銅皮；易受干擾的、高速的、沿跳變的優選走內層等等。
下表給出了多層板層疊結構的參考方案，供參考。
PCB設計之疊層結構改善案例（From金百澤科技）
問題點
產品有8組網口與光口，測試時發現第八組光口與芯片間的信號調試不通，導致光口8調試不通，無法工作，其他7組光口通信正常。
展開 